「Clock In」に関連した英語例文の一覧と使い方(55ページ目) - Weblio英語例文検索

When the optical disc 1 is a DVD+R/W, in the first loop A, the divided clock of the oscillating clock for the voltage-controlled oscillator 110 is frequency-synchronized with the wobble signal.例文帳に追加

一方、光ディスク１がＤＶＤ＋Ｒ／ＲＷであるときには、第１のループＡでは、電圧制御発振器１１０の発振クロックの分周クロックをウォブル信号に周波数同期させる。 - 特許庁

By detecting a completion notification signal c of arithmetic processing of a processor 103 started at every reference trigger signal in a clock master circuit 104, clock supply to the processor 103 is stopped.例文帳に追加

その基準トリガ信号毎に起動される、プロセッサ１０３の演算処理の完了通知信号ｃを、クロックマスク回路１０４にて検知することで、プロセッサ１０３へのクロック供給を停止する。 - 特許庁

For example, when the clock cycle becomes longer, by increasing the number of dynamic memory cells to be refreshed per refresh request signal, it is possible to reliably maintain data in the dynamic memory cell without depending on the clock cycle.例文帳に追加

例えば、クロック周期が長くなったときに、リフレッシュ要求信号毎にリフレッシュするダイナミックメモリセルの数を増加させることで、クロック周期に依存せずダイナミックメモリセル内のデータを確実に保持できる。 - 特許庁

To generate a stable internal clock signal in synchronism with the frequency of an external clock signal at a broad band, using a simple configuration and immune to an external disturbance.例文帳に追加

簡単な構成で広帯域の外部クロック信号の周波数に対して同期可能で、しかも、外乱の影響を受けにくいため安定した内部クロック信号を形成する半導体集積回路を提供する。 - 特許庁

Since a necessary frequency can be determined by the bias signal, it is difficult to cause a large variation in the frequency of a clock signal generated when the clock supplied from the outside is stopped.例文帳に追加

必要な周波数はバイアス信号によって決定することができるから、外部から供給されるクロックが停止されたときの生成されるクロック信号の周波数に大きなばらつきを生じ難い。 - 特許庁

In this way, when the low accuracy clock is relied upon to create the system tuning signals, the accuracy is sufficient to enable the processor to recognize when it is time to again power up the high accuracy clock.例文帳に追加

このように、システムタイミング信号を発生するのに低精度のクロックに依存している時は、プロセサが再び高精度クロックをパワーアップする時間であることを認識できる程度に十分な精度となる。 - 特許庁

A charge pump 5 and a loop filter 6 generate a control voltage CNTL by the UP/DOWN pulses and perform control so that the delay clock becomes a locked state in one cycle of the fundamental clock.例文帳に追加

これらＵＰ／ＤＯＷＮパルスによってチャージポンプ５、およびループフィルタ６が制御電圧ＣＮＴＬを生成し、基本クロック１周期で遅延クロックがロック状態となるように制御を行う。 - 特許庁

Further, a signal for detecting the deviation of synchronization is produced in a producing circuit 11 of the signal for detecting the deviation of synchronization, and a recording clock is produced by a clock producing circuit 13 and a PLL circuit 14.例文帳に追加

さらに、同期ずれ検出用信号生成回路１１にて同期ずれ検出用信号が生成され、クロック生成回路１３およびＰＬＬ回路１４により記録クロックが生成される。 - 特許庁

An output voltage 16 from an integration circuit 15 becomes higher when a high level duty of an end clock signal 3 acquired in a functional block at an end of a clock tree 2 is increased, and becomes lower when the high level duty is decreased.例文帳に追加

積分回路１５の出力電圧１６は、クロックツリー２の末端における機能ブロックで得られた末端クロック信号３のハイレベルデューティーが大きくなると高くなり、小さくなると低くなる。 - 特許庁

This serial type interface circuit is provided with gates (90, 92) stopping only clock operation of clocks of digital portions (64, 66) as keeping clock sources (626, 56) operating in addition to current interruption of an analog portion (62) of the interface circuit (52).例文帳に追加

インターフェイス回路（５２）のアナログ部分（６２）の電流ダウンのみならず、デジタル部分（６４、６６）のクロックを、クロック源（６２６、５６）は動作させたまま、クロック動作のみ停止させるゲート（９０、９２）を設けた。 - 特許庁

The extension part has an end on an upper opening end face of the clock armor, on a place approximately agreeing with a lower opening end face, or in the center direction of the clock armor, when viewing from the dial side or the back lid side.例文帳に追加

また、拡張部は、文字盤側または裏蓋側から見たとき、時計外装の上部開口端面または下部開口端面とほぼ一致するか、時計外装の中心方向に端部を持つ。 - 特許庁

In the image reader, a system control unit 1 includes an SSCG section 140 which generates a spectrum spread clock and a timing circuit 112 which generates a reference clock to control the SSCG section 140.例文帳に追加

画像読取装置において、システム制御ユニット１は、スペクトラム拡散クロックを発生するＳＳＣＧ部１４０と、基準クロックを発生しＳＳＣＧ部１４０を制御するタイミング回路１１２とを備える。 - 特許庁

By using this approximated server time and the internal time timed in the internal clock 11, each cellular phone is made to synchronize with the time which is to become the reference of a portable phone side to the server time timed by the server clock 51.例文帳に追加

この近似されたサーバ時刻と内部時計１１で計時される内部時刻とを用いて携帯電話側の基準となる時刻をサーバ時計５１で計時されるサーバ時刻に同期させる。 - 特許庁

When switching of the clock signal CLK is completed in a clock supply part 50 and the frequency division set signal GEAR is equal to GREQ, the access cycle number ACC read from a table 35 is reduced.例文帳に追加

クロック供給部５０でクロック信号ＣＬＫの切り替えが完了して分周設定信号ＧＥＡＲ＝ＧＲＥＱとなると、テーブル３５から読み出されるアクセスサイクル数ＡＣＣが減少する。 - 特許庁

The method includes a step of statistically synthesizing the jitter in each stage of a path or a pair of paths inside the clock tree with each other to calculate the jitter associated to the path or the pair of paths inside the clock tree.例文帳に追加

本方法は、クロックツリー中の経路又は経路対に関するジッタを計算するため、クロックツリー中の経路又は経路対の各ステージのジッタを互いに統計的に合成するステップを含む。 - 特許庁

To provide a design method and design device of a semiconductor integrated circuit for minimizing power consumption in a clock signal part while minimizing a clock skew under manufacturing variation and to provide a computer program.例文帳に追加

製造バラつきの下で、クロックスキューの最小化しつつ、クロック信号部での消費電力を最小化する半導体集積回路の設計方法、設計装置および、コンピュータプログラムを提供する。 - 特許庁

By using the value of the second video clock signal Vc2 and the N value set in this manner, an audio reproducing apparatus 103 can generate an audio clock signal Ac having reduced jitter.例文帳に追加

このように設定した第２の映像クロック信号Ｖｃ２およびＮ値を用いることにより、音声再生装置１０３はジッタが低減された音声クロック信号Ａｃを生成することができる。 - 特許庁

In one embodiment, a first pulse signal includes a pulse generated for the rising edge of each clock pulse and a second pulse signal includes a pulse generated for the falling edge of each clock pulse.例文帳に追加

一実施態様では、第１のパルス信号は、各クロック・パルスの立ち上がりエッジごとに発生するパルスを含んでおり、第２のパルス信号は、各クロック・パルスの立ち下がりエッジごとに発生するパルスを含んでいる。 - 特許庁

To provide a dial plate for a clock of a silver color superior in aesthetic appearance, especially, with a method that is friendly to the environment, and to provide the clock having the dial plate.例文帳に追加

美的外観に優れた銀色の色彩を有する時計用文字板を提供すること、特に環境に優しい方法で提供すること、また、前記時計用文字板を有する時計を提供すること。 - 特許庁

The internal clock that has received the time setting signal resets the present time in the clock, and sets a time obtained by the time setting signal as a new preset time to start clocking.例文帳に追加

この時刻設定信号を受けた内部クロックは、計時中の現在時刻をリセットすると共に、時刻設定信号により得られた時刻を新たな現在時刻として設定し計時を再開する。 - 特許庁

Therefore, it is not necessary to use the pixel data clock signal transmitted through a communication line 90, thereby suppressing the generation of a communication failure due to the noise mixing in the pixel data clock signal.例文帳に追加

このため、通信線９０を介して送信される画素データクロック信号を使わずに済むため、画素データクロック信号にノイズが混入することによって通信不良が生じるのを、抑制することができる。 - 特許庁

To provide a data transferring circuit which realizes fast data processing with a minimum delay circuit scale by the distribution method of a clock distribution circuit by allowing the skew of a clock signal in some degree.例文帳に追加

クロック信号のスキューをある程度許容して、クロック分配回路の分配方法により、最小遅延回路規模であって、データ処理の高速性を実現するデータ転送回路を提供する。 - 特許庁

To provide a recording apparatus with a built-in clock generation circuit which reduces spurious radiation by dispersing a clock frequency and which can also be used as a circuit severe with a frequency deviation.例文帳に追加

クロック周波数を分散して不要輻射を低減させるともに、周波数偏差に対して厳しい回路にも使用することが可能なクロック生成回路を組み込んだ記録装置を提供することである。 - 特許庁

In the PLL circuit 40 of a post-stage, comparison of frequencies and phases is performed to the intermediate clock from the PLL circuit 30 by using a dividing signal to a high frequency, and a clock for synchronization is generated.例文帳に追加

また、後段のＰＬＬ回路４０では、ＰＬＬ回路３０からの中間クロックに対し、高い周波数に分周信号により、周波数及び位相の比較を行い、同期用クロックを生成する。 - 特許庁

A clock recovery unit(CRU) 15 recovers a clock(CK) synchronized with the data signal, which is supplied from the receiver 10 in the transmission period and is based on the adjusted transition characteristic, from the data signal.例文帳に追加

クロックリカバリユニット（ＣＲＵ）１５は、レシーバ１０から伝送期間に供給された、調整済みの遷移特性に基づくデータ信号に同期したクロック（ＣＫ）を当該データ信号から再生する。 - 特許庁

To provide an image forming device and method, and an image reader and method that provide no effect due to fluctuations in a clock frequency even when adopting a dithering clock.例文帳に追加

ディザリング・クロックを適用した場合であっても、クロック周波数の変動による影響を与えることのない画像形成装置および方法ならびに画像読み取り装置および方法を提供する。 - 特許庁

To provide a voltage controlled oscillator in which temperature characteristics are corrected and a frequency variable range is reduced, a clock converter provided with the voltage controlled oscillator and an electronic appliance using the clock converter.例文帳に追加

温度特性を補正して周波数可変範囲の少ない電圧制御型発振器、この電圧制御型発振器を備えたクロック変換器およびこのクロック変換器を用いた電子機器を提供する。 - 特許庁

To provide a clock noise reduction circuit of a motor driver IC capable of reducing the generation of clock noise in a motor drive circuit and reducing radio noise even if an on-vehicle radio receiver is highly sensitive.例文帳に追加

モータドライブ回路におけるクロックノイズの発生を低減し、車載ラジオ受信機が高感度であってもラジオノイズを低減することのできるモータドライバＩＣのクロックノイズ低減回路を提供する。 - 特許庁

A receiving circuit 115 is capable of using a clock signal transmitted from a sync device 120, and transmission quality of data is improved, in comparison with the case of using a reproduction clock from a reception digital interface (SPDIF) signal.例文帳に追加

受信回路１１５は、シンク機器１２０から送信されてくるクロック信号を使用でき、受信ＳＰＤＩＦ信号からの再生クロックを使用する場合に比べて、データの伝送品質が向上する。 - 特許庁

When the wake-up signal 21 is inputted to the clock control circuit 12 in a stop condition, the clock control circuit 12 forcibly releases an oscillation stop signal 26 supplied to an oscillating circuit 13.例文帳に追加

ストップ状態でクロック制御回路１２にウェイクアップ信号２１が入力されると、クロック制御回路１２は、発振回路１３に供給される発振停止信号２６を強制的に解除する。 - 特許庁

To provide a synchronization circuit that synchronizes required input data in a subsequent system clock irrespective of an effect of metastability caused at a reference edge of the system clock.例文帳に追加

システムクロックの基準エッジにおいて発生したメタステーブルの影響を受けることなく、次のシステムクロックで所望の入力データを同期化することが可能な同期化回路を提供することを目的とする。 - 特許庁

The electric clock signal output section comprises an impedance matching circuit 52, a bias tee 50, and a constant voltage source 48 and outputs a photocurrent generated in the saturable absorption region to the outside as an electric clock signal.例文帳に追加

電気クロック信号出力部は、インピーダンス整合回路52、バイアスティ50及び定電圧源48を具え、可飽和吸収領域で発生するフォトカレントを電気クロック信号として外部に出力する。 - 特許庁

The dependent terminal 1b determines the standby time for synchronous reproduction based on the reference system clock and response processing time in the synchronization information, and its own system clock.例文帳に追加

従属端末装置１ｂは、基準端末装置１ａからの同期情報の基準システムクロックおよび応答処理時間と、自身のシステムクロックとに基づいて、同期再生のための待機時間を決定する。 - 特許庁

To improve the detection accuracy of a PLL out-of-synchronism detection circuit in a PLL circuit for obtaining an output clock that is phase-synchronized with a reference clock from a voltage controlled oscillator.例文帳に追加

電圧制御発振器から基準クロックと位相同期した出力クロックを得るＰＬＬ回路において、ＰＬＬ同期はずれ検出回路の検出精度を向上させることを目的とする。 - 特許庁

To obtain a print clock generating circuit of a multibeam laser printer in which irrationality of providing a print clock generating circuit dedicated to each machine type is improved.例文帳に追加

本発明はマルチビームレーザプリンタの印刷クロック発生回路に関するもので、従来印刷クロック発生回路を各機種毎にそれぞれ専用のものを設けていた不合理さを改善することを課題とする。 - 特許庁

The logic circuit includes an observing delay flip flop circuit 60 for observing the clock enable signal EN which is an output signal of the control circuit 53, in addition to a logic circuit whose clock is made gated.例文帳に追加

この論理回路は、ゲーテッドクロック化された論理回路に加えて、制御回路５３の出力信号であるクロックイネーブル信号ＥＮを観測するための観測用の遅延フリップフロップ６０を備えている。 - 特許庁

To reduce the noise of an image in an imaging test by mounting a clock circuit having a small amount of jitter onto a performance board, and to supply a clock having a frequency required by a user.例文帳に追加

ジッタの少ないクロック回路をパフォーマンスボード上に搭載することで、撮像試験における画像のノイズを低減し、なおかつユーザーが必要とする周波数のクロックを供給することを目的とする。 - 特許庁

In a serial-parallel converter 130, two latch circuits 134, 136 latch input serial data by two latch operations, by using an inverted serial clock resulting from inverting a serial clock SCLK at an inverter circuit 144.例文帳に追加

シリアルパラレル変換器１３０において、シリアル用クロックをインバータ回路１４４で反転した反転シリアル用クロックにより、入力シリアルデータを２つのラッチ回路１３４、１３６に２回のラッチ動作でラッチする。 - 特許庁

A receiver side receives the frames and extracts only the data time series except the timing adjustment time series included in each frame by using a reception clock which is not synchronized with the transmission clock.例文帳に追加

受信側では、これらのフレームの各々を受信して、各フレームに含まれる前記タイミング調整時系列を除くデータ時系列のみを前記送信クロックとは非同期の受信クロックを用いて抽出する。 - 特許庁

To provide a design method and a design device for a semiconductor integrated circuit, and a computer program, minimizing power consumption in a clock signal part while minimizing a clock skew under production variation.例文帳に追加

製造バラつきの下で、クロックスキューの最小化しつつ、クロック信号部での消費電力を最小化する半導体集積回路の設計方法、設計装置および、コンピュータプログラムを提供する。 - 特許庁

PMC processor 7 of the master and slave units start the operation programs of axes synchronized based on clock information stored in the clock information storage memories 8 and a synchronous operation is executed.例文帳に追加

マスタ及びスレーブユニットのＰＭＣ用プロセッサ７は時計情報格納メモリ８に格納された時計情報に基づいて同期させる軸の動作プログラムを起動させ同期運転を実行させる。 - 特許庁

To provide a clock generating device and semiconductor integrated circuit device capable of effectively reducing an EMI (electromagnetic emission interference) by using a spread spectrum clock signal even in the case of using a high-speed operation memory.例文帳に追加

高速動作メモリを用いる場合であっても拡散スペクトル・クロック信号を用いて、ＥＭＩを効果的に低減することができるクロック発生装置及び半導体集積回路装置を提供する。 - 特許庁

Then, in the delay circuits D1-D6, the timing of the clock signal CLK is adjusted for each module so that the switching timings of clock signals CLK1-CLK6 do not overlap each other among the plural modules.例文帳に追加

そして、遅延回路Ｄ１〜Ｄ６では、複数のモジュール間でクロック信号ＣＬＫ１〜ＣＬＫ６のスイッチングタイミングが重ならないように、モジュールごとにクロック信号ＣＬＫのタイミングが調整される。 - 特許庁

To provide a clock control method of a diversity receiver capable of reproducing stable clock with little jitter, fewer phase errors or the like even if the quality of a reception signal is in a low state, and also to provide a diversity receiver.例文帳に追加

受信信号品質が低下していたとしても、ジッタや位相誤差等の少ない安定したクロック再生が行えるダイバーシチ受信機のクロック制御方法およびダイバーシチ受信機を提供する。 - 特許庁

This time recorder has a formation in which a radio clock 1 is included and a CPU 5 switches forcibly the radio clock 1 into a time correction mode when a power supply code is connected to a plug socket or service interruption is finished.例文帳に追加

タイムレコーダに電波時計１を内蔵し、電源コードをコンセントに接続したときや停電終了時にCPU ５が電波時計１を強制的に時計修正モードとするように構成する。 - 特許庁