「Column row」に関連した英語例文の一覧と使い方(11ページ目) - Weblio英語例文検索

The pixel data of original image data consisting of a plurality of pixel data arranged with each other in row and column directions are captured.例文帳に追加

行方向及び列方向に互いに隣接するように配列された複数の画素データからなる原画像データの画素データを取り込む。 - 特許庁

An electronic device with device timing constraints includes a set of connections coupled to an interconnect structure that carries row and column commands.例文帳に追加

デバイスタイミング制約を伴う電子デバイスは、行列コマンドを搬送する相互接続構造体に接続された１組の接続部を含む。 - 特許庁

This device has such constitution that each latch circuit of a row address latch circuit and a column address latch circuit is connected by a scan-chain.例文帳に追加

この課題を解決するために、行アドレスラッチ回路及び列アドレスラッチ回路の各ラッチ回路をスキャンチェインで繋ぐ構成にした。 - 特許庁

The field emission device of the invention comprises: an insulative substrate; an electron emission unit; and a plurality of row extraction electrodes; and a plurality of column extraction electrodes.例文帳に追加

本発明の電界放出装置は、絶縁基板と、電子放出ユニットと、行引出し電極と、列引出し電極とを含む。 - 特許庁

For example, the encoder/decoder uses normal, row-skip, column-skip, or differential modes, or other and/or additional modes.例文帳に追加

たとえば、エンコーダ／デコーダは、ノーマルモード、行スキップモード、列スキップモード、または差分モード、あるいは他のモードおよび／または追加のモードを使用する。 - 特許庁

When all the row hit signals are inactivated, a column redundancy selection circuit activates the enable signal according to a block address signal.例文帳に追加

コラム冗長選択回路は、全てのロウヒット信号が非活性化されているとき、ブロックアドレス信号に応じてイネーブル信号を活性化する。 - 特許庁

A semiconductor storage for enabling access to a corresponding memory cell by inputting row and column addresses from outside is provided.例文帳に追加

外部から行アドレスおよび列アドレスを入力することにより、対応するメモリセルへのアクセスが可能となる半導体記憶装置を設ける。 - 特許庁

The respective pixels 109_-2 are deviated for the portion of a half pixel in a row direction and a column direction relative to the respective pixels 109_-1.例文帳に追加

各画素１０９_-2は、各画素１０９_-1の夫々に対して行方向および列方向に半画素分ずれた状態にある。 - 特許庁

A semiconductor memory device has a memory cell array 22, a row decoder 21, a column decoder 22, an error correction circuit 26, and output circuits 27, 28.例文帳に追加

半導体記憶装置２は、メモリセルアレイ２２、行デコーダ２１、列デコーダ２２、誤り訂正回路２６および出力回路２７，２８を有する。 - 特許庁

A row of data to be inserted or updated is passed to the insert or update method as an associative array in which the keys are column names.Inserting Rows例文帳に追加

行を追加したり更新したりする場合は、insert メソッドや updateメソッドに連想配列を渡します。 この配列のキーがカラム名となります。 - PEAR

There is no different, whether you start with fill a cell at the beginning, in the middle or at the end of the table, a row or a column. 例文帳に追加

最初のセルから書き始めようが、テーブルの途中や最後の行、列から書き始めようが、まったく同じように操作できます。 - PEAR

f.forwiconmgr This function warps the pointer to the next column in the currenticon manager, wrapping to the beginning of the next row if necessary. 例文帳に追加

"f.forwiconmgr" 8この関数は、ポインタを現在のアイコンマネージャ内の次のカラムに移動させ、必要ならばポインタを次の行の先頭に移動させる。 - XFree86

A row pointer 16 that changes in accordance with wordlength, a left memory 12, a right memory 14 and column pointers 20, 22, 26 and 28 are in a repeated structure.例文帳に追加

ワード長に応じて変化するロウポインタ１６、レフトメモリ１２、ライトメモリ１４、カラムポインタ２０、２２、２６、２８を繰り返し構造とする。 - 特許庁

The display control part 54 inputs a command corresponding to respective pixel data of the display data to a column display control part 56 and a row display control part 58 and according to the command, the column display control part 56 and the row display control part 58 control display of electronic inks by generating electric fields between the external electrodes 32 and the internal electrodes by respectively applying voltages to column direction lines 38 and row direction lines 36.例文帳に追加

表示制御部５４は、その表示データの各画素データに応じた指令を列表示制御部５６及び行表示制御部５８に入力し、列表示制御部５６、行表示制御部５８はこの指令に従い、それぞれ列方向ライン３８および行方向ライン３６に電圧を印加して、外部電極３２と内部電極３４間に電界を発生させて、電子インクの表示を制御する。 - 特許庁

In a region including a crossing part of a column-direction wiring 24 and a row-direction wiring 26 and under the column-direction wiring 24, an isolating layer 28 to isolate the column direction wiring 24 and an element electrode 23 is formed.例文帳に追加

列方向配線２４と行方向配線２６との交差部を含む領域で、且つ、列方向配線２４の下に、列方向配線２４と素子電極２３とを隔絶するための隔絶層２８が形成されていることを特徴とする。 - 特許庁

This circuit is provided with a memory cell array 1, an ATD circuit 7 detecting transition of a row address signal and transition of a column address signal, and a control circuit 5 generating an internal circuit control signal having desired length required for row access for the memory cell array based on only a detected output of the ATD circuit and controlling row access and column access based on this control signal.例文帳に追加

メモリセルアレイ1 と、ロウアドレス信号の遷移およびカラムアドレス信号の遷移をそれぞれ検知するATD 回路7 と、ATD 検知出力のみに基づいてメモリセルアレイに対するロウアクセスに必要な所望の長さの内部回路制御信号を発生し、この制御信号に基づいてロウアクセスおよびカラムアクセスを制御する制御回路5 とを具備する。 - 特許庁

The row address latch circuit holds a row address outputted from the row address prelatch circuit synchronously with a control signal generated by an input of an active command, and a column address latch circuit holds a column address having been already received at the input of the active command synchronously with a control signal produced by the input of either of a read command and a write command.例文帳に追加

ロウアドレスラッチ回路は、アクティブコマンドの入力で生成される制御信号に同期してロウアドレスプリラッチ回路から出力されたロウアドレスを保持し、カラムアドレスラッチ回路は、リードコマンドまたはライトコマンドのいずれか一方の入力で生成される制御信号に同期してアクティブコマンドの入力時に既に入力されたカラムアドレスを保持する。 - 特許庁

Circuit blocks 24-1 and 24-2 arranged adjacent to the column decoders comprise circuits, which decode bank addresses contained in address signals and row predecoders which decode row addresses contained in address signals and output bank addresses and the predecode signals of the row addresses to memory cell array blocks.例文帳に追加

これら行デコーダに隣接配置された回路ブロック２４-1，２４-2には、アドレス信号中のバンクアドレスをデコードする回路と、アドレス信号中の列アドレスをデコードする列プリデコーダが含まれ、バンクアドレス及び列アドレスのプリデコード信号を各メモリセルアレイブロックに出力する。 - 特許庁

Light emitting blocks BL arrayed in row and column directions over each light emitting substrate 11 are divided into three column-based groups, and the groups are respectively matched with power sources 7A, 7B and 7C.例文帳に追加

各発光基板１１上に行列方向に配列された各発光ブロックＢＬを列単位で３つのグループに分け、各グループと各電源７Ａ、７Ｂ、７Ｃを一対一で対応付けている。 - 特許庁

To fine pitches in the column direction in an image display apparatus displaying an image by emitting electrons from electron source elements connected to wires arranged in the row direction and column direction.例文帳に追加

行方向及び列方向に配置される配線に接続される電子源素子から電子を放出することにより画像を表示する画像表示装置において、列方向のピッチを細かくする。 - 特許庁

The point number in grouping is divided by the minimum point number constituting the group for each column and each row to make the basic number of division, and the division pattern for dividing the coating image is selected with the minimum basic number of division for column and row as each number of division (S208 and S210).例文帳に追加

行および列毎にグループを構成する最小のポイント数でグループ分けの際のポイント数を除して分割基礎数とし、行および列の最小の分割基礎数を各々の分割数として塗装画像を分割する分割パターンを選択する（Ｓ２０８，Ｓ２１０）。 - 特許庁

And in a test for the redundant memory cell regions 1b and 1c, when the redundant memory cell column or the redundant memory cell row is already replaced, it is judged that the redundant memory cell column or the redundant memory cell row should be excluded from an object of replacement.例文帳に追加

そして、冗長メモリセル領域１ｂ及び１ｃに関するテストにおいて、冗長メモリセル列又は冗長メモリセル行が置換済みである場合には、当該冗長メモリセル列又は当該冗長メモリセル行を置換の対象から除外すべきと判断されるように構成している。 - 特許庁

This video game machine is provided with a memory means 10 for storing a difficulty level in the progress of a game with a row (or a column) and for storing the degree of progress of the game with a column (or a row), and a control means 17 for proceeding the game while selecting the degree of progress of the game and the difficulty level stored in the memory means.例文帳に追加

ゲーム進行の難易度レベルを行（または列）、ゲームの進行度合いを列（または行）の行列により記憶する記憶手段（１０）と、記憶手段に記憶されたゲームの進行度合いと難易度レベルとを選択しながらゲームを進行する制御手段（７）とを具備する。 - 特許庁

The plurality of the light sources are arranged so that, for example, two scanning lines adjacent to each other in a sub-scanning direction in a photoreceptor drum are scanned with a light beam emitted by the light source located at the point of a first row and a second column and with the beam emitted by the light source located at the point of a second row and a first column.例文帳に追加

複数の光源は、例えば、１行２列の点に位置する光源が放射したビームと２行１列の点に位置する前記光源が放射したビームとが、感光体ドラムにおいて副走査方向に隣り合う２本の走査線上を走査されるように、配置されている。 - 特許庁

The signal control unit generates the driving signal so that each of pixels Q(1,1), Q(1,2) to Q(n,m) is constituted of a quartet of sub-pixels in two rows and two columns, which overlaps with adjacent quartets of sub-pixels by one row and one column in row and column directions, and reproduces each pixel of image information.例文帳に追加

信号制御部は、行及び列方向において１行及び１列ずつ重なり合って隣接する２行２列の４つのサブピクセル毎に、１ピクセルＱ（１、１）、Ｑ（１、２）・・Ｑ（ｎ、ｍ）を構成し、それらのピクセルが画像情報の１ピクセルずつを再現するように駆動信号を生成する。 - 特許庁

A pixel 120 of the i-th row and j-th column has a TFT to be turned on when a scanning signal Yi supplied to a scanning line 311 of the i-th row is turned to a H level and obtains a gradation corresponding to the voltage of a data signal Xj supplied to a data line 211 of the j-th column.例文帳に追加

ｉ行ｊ列の画素１２０は、ｉ行目の走査線３１１に供給された走査信号ＹｉがＨレベルとなったときにオン状態となるＴＦＴを有するとともに、ｊ列目のデータ線２１１に供給されたデータ信号Ｘｊの電圧に応じた階調となる。 - 特許庁

This circuit is provided with a DRAM core circuit 10 using an address signal multiplexing system, an address decoder 11 of a row system, an address decoder 12 of a column system, and control circuit s NA1-NA4, 15 allotting selectively one part of an input address signal to one part of an address signal of a row system or one part of an address signal of a column system.例文帳に追加

アドレス信号多重化方式を用いたDRAMコア回路10と、ロウ系のアドレスデコーダ11と、カラム系のアドレスデコーダ12と、アドレス信号入力の一部をロウ系のアドレス信号の一部またはカラム系のアドレス信号の一部に選択的に割り当てる制御回路NA1 〜NA4 、15とを具備する。 - 特許庁

The ESD protective circuit 20 has either a lateral diode 21 or a lateral, gate shorted TFT 13 connected between row and column conductors 15 and 19 and preferably at least one opposing pair of the diodes or TFTs connected in parallel between row and column conductors 14.例文帳に追加

ＥＳＤ保護回路２０は、行及び列導体間１５，１９に接続された横方向ダイオード２１またはゲート短絡横方向ＴＦＴ１３のどちらかを有しており、好ましくは、行及び列導体１４間に逆並列に接続された少なくとも一対のダイオードまたはＴＦＴを有する。 - 特許庁

A memory cell of one column and a register of the corresponding column are mutually connected via data transfer pairs BT1/BN1...BTm/BNm and data are written simultaneously between the memory cells of one row and the registers of the corresponding row or data are transferred between them.例文帳に追加

一の列のメモリセル及び対応する列のレジスタが、データ転送バス対ＢＴ１／ＢＮ１・・・ＢＴｍ／ＢＮｍを介して相互に結合されており、一行のメモリセルと対応する一行のレジスタとに同時にデータの書き込みが行われ、或いは、双方の間でデータ転送を行う。 - 特許庁

A halftone processing part 625 performs the error diffusion processing by scanning a noticed picture element so that a scanning direction of a pixel in an odd row or column and a scanning direction of a pixel in an even row or column may become reverse in a horizontal or longitudinal direction of the area for very area of the image divided into the plurality of areas.例文帳に追加

ハーフトーン処理部625は、複数の領域に分割された画像の領域ごとに、領域を横または縦方向に、奇数行または列の画素の走査方向と偶数行または列の画素の走査方向が逆になるように注目画素を走査して誤差拡散処理を行う。 - 特許庁

At first, the voltage values of reference voltage GNDc supplied to a column driver and reference voltage GNDr supplied to a row driver are GND (0V), the GNDr is connected to row electrodes X1 to X3 and the GNDc is connected to column electrodes Y1 to Y3.例文帳に追加

まず、コラムドライバに供給されている基準電圧ＧＮＤｃおよびロウドライバに供給されている基準電圧ＧＮＤｒの電圧値は、ＧＮＤ（０Ｖ）であり、ロウ電極Ｘ１乃至Ｘ３にはＧＮＤｒが接続され、コラム電極Ｙ１乃至Ｙ３にはＧＮＤｃが接続される。 - 特許庁

With an electron source 1 with a plurality of electron-emitting elements arranged in matrix in a plurality of row circuits and column circuits on a substrate 101, a conductive layer 19 insulated from the row and column circuits is arranged at least at a corresponding part of the matrix in the substrate 101.例文帳に追加

基板１０１上に複数の電子放出素子を複数の行配線７２と複数の列配線７３によりマトリクス状に配設した電子源１において、行及び列配線と絶縁された導電層１９を、基板１０１内の、少なくともマトリクスに対応する部分に配した。 - 特許庁

Proposed architecture is incorporated as a coprocessor 140 in a digital signal processor(DSP) and assists in the calculation of the total of absolute differences, symmetrical row/column FIR filtration having a down sampling (or up sampling) option, row/column discrete DCT/IDCT, and general algebraic functions.例文帳に追加

提案されるアーキテクチャは、コプロセッサ１４０としてディジタル信号プロセッサ（ＤＳＰ）に組み込まれて、絶対差分の合計の計算，ダウンサンプリング（またはアップサンプリング）オプションを持つ対称行／列ＦＩＲ濾波，行／列離散ＤＣＴ／ＩＤＣＴおよび一般代数機能をアシストする。 - 特許庁

An item name detecting part 18a specifies item cells based on the content of the integrated and split states of cells in row and column directions from the cell at the left top corner, the content of the cell at the left top corner using a thesaurus dictionary 32 and on the content of the cells in row and column directions.例文帳に追加

項目名検出部１８ａは、左上のセルから行方向、列方向のセルの統合状態および分割状態内容と、シソーラス辞書３２を用いた、左上のセルの内容と該セルから行方向、列方向のセルの内容とに基づいて項目セルを特定する。 - 特許庁

The memory units each include first to fourth diffusion layers juxtaposed along the row direction and extended in the column direction, thereby forming a pair of storage nodes.例文帳に追加

メモリユニットは、行方向に沿って並置され列方向に伸長される第１〜第４拡散層を備え一対の記憶ノードが構成される。 - 特許庁

The resistance wiring is arranged at the apex of the lattice-like barrier ribs and composed of a plurality of column direction lines and a plurality of row direction lines.例文帳に追加

抵抗配線は、格子状の隔壁の頂部に配置され、複数の列方向ラインと複数の行方向ラインから構成されている。 - 特許庁

A 16200-bit LDPC code in code length N is written to a mb×N/(mb)-bits unit storage area of memory 31 in a column direction and read out in a row direction.例文帳に追加

符号長Nが16200ビットのLDPC符号が、メモリ３１の、mb×N/(mb)ビットの単位記憶領域のカラム方向に書き込まれ、ロウ方向に読み出される。 - 特許庁

A row decoder is disposed on a side of a memory cell array in a column direction and supplies a first driving signal for selecting a memory cell to a word line.例文帳に追加

ロウデコーダは、メモリセルアレイのカラム方向の側部に配置されメモリセルを選択するための第１駆動信号をワード線に供給する。 - 特許庁

The cause-and-effect relation chart creation function programs 7 generate corresponding relation signs for information items and time sections, and places them at column and row crossing positions.例文帳に追加

因果関係図作成機能プログラム７が、情報項目と時期区分との対応関係記号を生成し、行列交差位置に配置する。 - 特許庁

Digital signals D0-D5 are decoded by a column decoder 10 and a row decoder 20 and constant current cells 30 as many as a value (n) thereof are selected.例文帳に追加

ディジタル信号Ｄ０〜Ｄ５は、列デコーダ１０及び行デコーダ２０で解読され、その値ｎと同数の定電流セル３０が選択される。 - 特許庁

A first index calculator 1022 sequentially calculates one by one the first index for reading the bit string arranged in a row direction in a column direction.例文帳に追加

第１インデックス算出部１０２２は、行方向に並べられたビット列を列方向に読み出すための第１インデックスを順次算出する。 - 特許庁

The row and column to which the selected element belongs are masked (107), and the procedures above are repeated to schedule exchange between incoming lines and outgoing lines.例文帳に追加

選択された要素が属する行及び列をマスクして（１０７）、前記の手続きを繰り返し、入線と出線の交換をスケジューリングしていく。 - 特許庁

Signals composed for each column or row are selected switchedly, and thus switching its direction electronically and instantaneously is performed.例文帳に追加

そして、各列毎、あるいは各行毎に合成された信号の選択を切り換えることによって、その方向を電子的かつ瞬時に入れ替える。 - 特許庁

To efficiently test a boundary cell in which at least either of row or column address is a most or least significant address.例文帳に追加

ロウアドレス又はカラムアドレスの少なくとも一方が最下位アドレス又は最上位アドレスである境界セルに対し、効率よくテストを行うこと。 - 特許庁

A noise reduction means 24 subtracts the high frequency noise component N'(p) from a signal D(p, i) of each row of a read image signal of a concerned column.例文帳に追加

ノイズ低減手段２４が、高周波ノイズ成分Ｎ’（ｐ）を当該列の読取画像信号の各行の信号Ｄ（ｐ，ｉ）から差し引く。 - 特許庁