「Heterojunction」に関連した英語例文の一覧と使い方(7ページ目) - Weblio英語例文検索

To provide a method of manufacturing a heterojunction bipolar transistor which is capable of reducing base extraction resistance and achieving higher speed while simplifying a manufacturing process.例文帳に追加

製造プロセスの簡略化を行いつつ、ベース引き出し抵抗を低減し、より一層の高速化を図ることができるヘテロ接合バイポーラトランジスタの製造方法を提供することを目的とする。 - 特許庁

To enable a heterojunction bipolar transistor to attain high operating efficiency by enabling movable charge carriers to pass through the collector region of the transistor from the base region of the transistor, without encountering any barrier.例文帳に追加

可動電荷担体がバリアに遭遇することなくベース領域からコレクタ領域を通過でき、したがって高動作効率を達成できるヘテロ接合バイポーラトランジスタを提供する。 - 特許庁

To provide a method for fabricating a heterojunction bipolar transistor in which parasitic base-collector capacity is reduced significantly in a base electrode lead-out region 12 without requiring any special process.例文帳に追加

特殊なプロセスを必要とせずに、ベース電極引き出し領域１２の寄生のベース・コレクタ容量が大幅に低減されたヘテロ接合バイポーラトランジスタを製造する方法を提供すること。 - 特許庁

The emitter of each HBT (heterojunction bipolar transistor) 40 is connected to an emitter (ground) terminal 3 via a first emitter ballast resistance 41 and a second emitter ballast resistance 42 connected in parallel.例文帳に追加

各ＨＢＴ４０のエミッタは、並列接続された第１のエミッタバラスト抵抗体４１及び第２のエミッタバラスト抵抗体４２を介して、エミッタ（接地）端子３にそれぞれ接続される。 - 特許庁

Since the injected holes attract electrons of same amount to the heterojunction interface, the density of the secondary electron gas in a channel region is increased, and thus the on-resistance of the switching element 10 is reduced.例文帳に追加

注入されたホールは、ヘテロ接合界面に同量の電子を引き寄せるので、チャネル領域として２次元電子ガスの濃度が高くなり、スイッチ素子１０のオン抵抗は小さくなる。 - 特許庁

To achieve a method of manufacturing semiconductor device for forming a fuse element having small variation in resistance value without dividing a silicidation process between an MOS transistor and an HBT (heterojunction bipolar transistor).例文帳に追加

シリサイド化の工程をＭＯＳトランジスタ及びＨＢＴと別けることなく、抵抗値のばらつきが小さいヒューズ素子を形成する半導体装置の製造方法を実現できるようにする。 - 特許庁

In the structure of this field-effect resistor that uses a compound heterojunction, a dual channel layer (13 plus 14) consisting of the high-mobility channel layer 13 and a low-mobility channel layer 14 is formed on a substrate 11.例文帳に追加

化合物へテロ接合を用いた電界効果トランジスタ構造で、基板11上に高移動度チャネル層13と低移動度チャネル層14とから成るデュアルチャネル層（13＋14）を形成する。 - 特許庁

To realize a low-resistance nitride semiconductor structure, and to constitute a heterojunction bipolar transistor high in current gain, using the nitride semiconductor structure as a base layer.例文帳に追加

低抵抗の窒化物半導体構造を実現させること、及び、その窒化物半導体構造をベース層として用いて、電流利得が高いヘテロ接合バイポーラトランジスタを構成すること。 - 特許庁

In the nitride semiconductor device, an electrode structure in contact with a channel formed into heterojunction through a small hole from the surface of the nitride semiconductor surface is formed.例文帳に追加

窒化物半導体デバイスにおいて、窒化物半導体表面より小さな穴を通してヘテロ接合に形成されるチャンネルに接する電極構造を形成することによって解決される。 - 特許庁

To provide a crystal growth method which enables the growth of a crystal which has excellent interface steepness at a heterojunction interface, in a shower head type MOCVD apparatus with a gas middle chamber.例文帳に追加

ガス中間室を備えるシャワーヘッド型ＭＯＣＶＤ装置において、ヘテロ接合界面の界面急峻性が優れた結晶の成長を可能とする結晶成長方法を提供する。 - 特許庁

To provide a device structure of a heterojunction bipolar transistor and a manufacturing method thereof which is capable of operating with high reliability and high device characteristics.例文帳に追加

本発明は、ヘテロ接合バイポーラトランジスタにおいて、高いデバイス特性を維持しつつ、しかも高信頼性動作が可能なデバイス構造と製造方法を提供することを目的とする。 - 特許庁

To provide a nitride-based semiconductor heterojunction field effect transistor where a normally-off action can be attained, a sufficient channel current can be acquired, and a threshold voltage can be easily controlled.例文帳に追加

ノーマリオフ動作を達成でき、充分なチャンネル電流を得ることができ、かつしきい値電圧の制御が容易な窒化物系半導体ヘテロ接合電界効果トランジスタを提供する。 - 特許庁

In the electronic device 11, a heterojunction extends along a reference plane R2 orthogonal to the reference axis Nx, so a piezoelectric field Pz is directed parallel to the reference plane R2.例文帳に追加

電子デバイス１１では、基準軸Ｎｘに直交した基準平面Ｒ２に沿ってヘテロ接合が延びるので、ピエゾ電界Ｐｚが基準平面Ｒ２に平行な方向に向く。 - 特許庁

To provide a semiconductor epitaxial wafer and a heterojunction bipolar transistor, where the deposition of carbon in a base layer surface is prevented and contact resistance is reduced in the base layer.例文帳に追加

ベース層表面におけるカーボンの析出を防止すると共に、ベース層におけるコンタクト抵抗を低減させた半導体エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタを提供する。 - 特許庁

A semiconductor device 100 of a normally-off type comprises: a semiconductor layer 16 constituting a heterojunction; a first recess 8; a second recess 4 shallower than the first recess 8; and a gate portion 5.例文帳に追加

ノーマリオフ型の半導体装置１００は、ヘテロ接合を構成する半導体層１６と、第１リセス部８と、第１リセス部８よりも浅い第２リセス部４と、ゲート部５を備えている。 - 特許庁

The active waveguide of the electro-optical component includes a widened structure under a contact area of the heterojunction bipolar transistor and having substantially the same surface area as the transistor.例文帳に追加

電気光学構成要素のアクティブ導波路は、ヘテロ接合バイポーラトランジスタのコンタクト領域の下に拡張された構造を含み、実質的にトランジスタと同じ表面積を有する。 - 特許庁

This fractal structure is formed so that the structure may have at least one heterojunction formed of two areas having different fractal dimensions characterizing the self-similarity of the areas.例文帳に追加

自己相似性を特徴付けるフラクタル次元が互いに異なる二つの領域により形成された少なくとも一つのヘテロ接合を有するようにフラクタル構造体を形成する。 - 特許庁

To provide a GaN heterojunction bipolar transistor having a p-type distortion InGaN base layer by which an ohmic contact is effectively formed and operating characteristics of a device are raised, and a method of manufacturing the transistor.例文帳に追加

オーミックコンタクトを有効に形成し、デバイスの操作特性を向上させる、ｐ型ひずみInGaNベース層を有するGaNへテロ接合バイポーラトランジスタおよびその製造方法を提供する。 - 特許庁

To provide a semiconductor device having a heterojunction bipolar transistor capable of suppressing the deterioration of basic transistor characteristics such as deterioration of injection efficiency from an emitter layer to a base layer caused by increase of emitter resistance, deterioration of withstand voltage between the base layer and a collector layer, and deterioration of reliability caused by defective introduction while reducing an offset voltage and a knee voltage of the heterojunction bipolar transistor.例文帳に追加

ヘテロ接合バイポーラトランジスタのオフセット電圧ならびにニー電圧を低減しながら、エミッタ抵抗の上昇によるエミッタ層からベース層への注入効率の低下、ベース層とコレクタ層の間の耐圧の劣化、または欠陥導入による信頼性低下などの基本的なトランジスタ特性の悪化を抑制できるヘテロ接合バイポーラトランジスタを有する半導体装置を提供する。 - 特許庁

This heterojunction type field effect transistor comprises a laminate 30 produced by laminating a first GaN layer which is a channel layer 40, an AlN layer which is an electron donating layer 50 and a second GaN layer which is a cap layer 60 in this order.例文帳に追加

チャネル層４０である第１ＧａＮ層と、電子供給層５０であるＡｌＮ層と、キャップ層６０である第２ＧａＮ層とが順次に積層された積層体３０を備えて構成される。 - 特許庁

To provide a method of manufacturing a compound semiconductor wafer for an HBT (Heterojunction Bipolar Transistor) in which a current gain does not largely depend on the carrier concentration of a sub-collector layer, and to provide a semiconductor device produced using this method.例文帳に追加

電流利得がサブコレクタ層のキャリア濃度により大きく依存しないようにしたＨＢＴ用化合物半導体ウェーハの製造方法及びこれを利用した半導体素子を提供すること。 - 特許庁

Since a heterojunction extends along a reference plane R2 inclined relative to a reference axis Cx in an electronic device 11, a piezoelectric field Pz also faces a direction inclined relative to the reference plane R2.例文帳に追加

電子デバイス１１では、基準軸Ｃｘに対して傾斜した基準平面Ｒ２に沿ってヘテロ接合が延びるので、ピエゾ電界Ｐｚも基準平面Ｒ２に対して傾斜した方向に向く。 - 特許庁

The structure and method for manufacturing the NPN heterojunction bipolar transistor (100) include a semiconductor substrate (11), having a first region (82) containing dopants (86) for forming the base region of a transistor.例文帳に追加

ＮＰＮヘテロ接合バイポーラトランジスタ（１００）を作成する構造および方法は、トランジスタのベース領域を形成するためにドーパント（８６）を包含する第１領域（８２）を有する半導体基板（１１）を含む。 - 特許庁

The second crystal layers 6 and 2 are subjected to heterojunction to each other on one side of the actively layer 4 opposite to the layers 5 and 3, with the band gap energy of the layers 6 and 2 being lower than that of the layers 5 and 3.例文帳に追加

また、第二結晶層６，２は、該第一結晶層５，３に対して活性層４と反対側にヘテロ接合され、該第一結晶層５，３よりバンドギャプエネルギーが低いものとして形成される。 - 特許庁

The third node is selectively coupled to ground via a DC blocking capacitor Cbl1, a resistor Ratt1, and a second silicon germanium heterojunction bipolar transistor Q7 coupled in series.例文帳に追加

第３のノードは、直列結合されている直流遮断キャパシタＣｂｌ１、抵抗Ｒａｔｔ１及び第２のシリコンゲルマニウムヘテロ接合バイポーラトランジスタＱ７を介して選択的に接地へ結合される。 - 特許庁

To provide a heterojunction bipolar transistor which can decrease base current resistance and enhance allowable current which can be made to pass through a base electrode, and its manufacturing method.例文帳に追加

ベース電極抵抗を低減することができると共に、ベース電極に通流することができる許容電流を高めることができるヘテロ接合バイポーラトランジスタ及びその製造方法を提供する。 - 特許庁

To provide a heterojunction field-effect transistor that eliminates various faults while improving a device structure so that a traveling direction of an electron below a gate electrode is substantially parallel with a substrate surface.例文帳に追加

ゲート電極下の電子の走行方向が基板表面に略平行であるようにデバイス構造を改良しながらも各種弊害を解消したヘテロ接合電界効果トランジスタを提供する。 - 特許庁

In the heterojunction field effect transistor, a band structure is optimized, by giving tensile strain to a channel layer where a two-dimensional electron gas flows and controlling band discontinuity on the side of the valence band.例文帳に追加

ヘテロ接合電界効果型トランジスタにおいて二次元電子ガスの流れるチャネル層に対して引張り歪みをあたえるとともに価電子帯側のバンド不連続を調節してバンド構造を最適化する。 - 特許庁

To obtain a heterojunction bipolar transistor using GaAsSb where an acceptor can function sufficiently as the material of a base layer and attaining a HBT requiring no excess base-emitter voltage V_be.例文帳に追加

ヘテロ接合バイポーラ・トランジスタに関し、ベース層の材料として、アクセプタが充分に機能できるＧａＡｓＳｂを用い、しかも、余分なベース・エミッタ間電圧Ｖ_beを必要としないＨＢＴを実現しようとする。 - 特許庁

When zero volt is applied on the gate electrode 19, the two-dimensional carriers are not substantially accumulated in a bending section of a band of the heterojunction 21 immediately below the gate electrode 19 by the work of the inner electric field.例文帳に追加

内部電界の働きにより、ゲート電極１９にゼロボルトが印加されているとき、二次元キャリアは、ゲート電極１９直下のヘテロ接合２１のバンドの屈曲部に実質的に蓄積されない。 - 特許庁

A heterojunction allows a lower resistance of the internal base layer, while the diffusion of impurity at the internal base layer comprising the Si1-xGexCy layer formed by epitaxial growth is suppressed.例文帳に追加

ヘテロ接合を利用して、内部ベース層の低抵抗化を可能とし、かつ、エピタキシャル成長により形成されたＳｉ_1-x Ｇｅ_x Ｃ_y 層からなる内部ベース層における不純物の拡散を抑制することができる。 - 特許庁

To provide a heterojunction bipolar transistor in which an emitter electrode having a T-shaped cross-section can be micromachined while being ensured in high precision manufacturing, and to provide its fabrication process.例文帳に追加

本発明は、上述の点に鑑み、断面Ｔ字型エミッタ電極の微細化を可能にし、且つ高精度の製造を可能にしたヘテロ接合バイポーラトランジスタ及びその製造方法を提供するものである。 - 特許庁

To provide a heterojunction bipolar transistor that can be manufactured at low costs by reducing the base run time of a carrier and reducing base resistance without reducing the element characteristics and reliability.例文帳に追加

キャリアのベース走行時間の短縮とベース抵抗の抑制とを実現し、しかも素子特性や信頼性を低下させることなく、低コストで製造することができるヘテロ接合バイポーラトランジスタを提供する。 - 特許庁

The electric field control part 22 applies an electric field to a heterojunction interface of the semiconductor substrate 104 from the electric field application electrode 14 by applying a bias voltage Ve exceeding a threshold value to the switching element 10.例文帳に追加

電界制御部２２は、閾値を超えるバイアス電圧Ｖｅをスイッチ素子１０に印加することによって、電界印加電極１４から半導体基板１０４のヘテロ接合界面に電界を印加する。 - 特許庁

To constitute a high-frequency integrated circuit which can be miniaturized with high drive capability per unit area by a method, wherein a switch circuit is constituted of bidirectional heterojunction-type bipolar transistors as a switching element.例文帳に追加

双方向のヘテロ接合型バイポーラトランジスタをスイッチング素子としてスイッチ回路を構成することにより、単位面積あたりの駆動能力が高く小型化が可能な高周波集積回路を構成する。 - 特許庁

To provide a heterojunction bipolar transistor having a structure showing a good property without requiring any special wiring formation process such as an air bridge or the like in an HBT in which a mesa formation is performed by a dry etching.例文帳に追加

ドライエッチングによりメサ形成を行ったＨＢＴにおいて、エアブリッジなどの特別な配線形成工程を必要とせず、良好な特性を示す構造のヘテロ接合バイポーラトランジスタを提供する。 - 特許庁

Especially, the linear amplification portion accelerates photoelectrons generated by a light absorption layer using an acceleration electric field produced by a band gap difference of a heterojunction to form a rapid acceleration region.例文帳に追加

特に、線形増倍部では、ヘテロ接合におけるバンドギャップ差で生じる加速電場を用いて、光吸収層で生成された光電子を加速することで、急激な加速領域を形成する。 - 特許庁

The injection drive section 22 injects holes into a heterojunction interface of the semiconductor substrate 104 from the hole injection part 140 by applying the injection voltage Vin exceeding a threshold value to the switching element 10.例文帳に追加

注入駆動部２２は、閾値を超える注入電圧Ｖｉｎをスイッチ素子１０に印加することによって、ホール注入部１４０から半導体基板１０４のヘテロ接合界面にホールを注入する。 - 特許庁

To provide a semiconductor device and a manufacturing method thereof, reducing a reduction in drain current incidental to operating temperature rise in the semiconductor device having heterojunction of a nitride semiconductor layer.例文帳に追加

窒化物半導体層のヘテロ接合を有する半導体装置において、動作温度の上昇に伴うドレイン電流の減少を低減できる半導体装置とその製造方法を提供する。 - 特許庁

The semiconductor layer is made into a silicon-germanium layer, and especially the silicon-germanium layer is utilized to form a silicon-germanium heterojunction bipolar transistor, formed along with a horizontal-type bipolar transistor for the semiconductor device.例文帳に追加

半導体層はシリコンゲルマニウム層とし、特に、半導体装置に横型バイポーラトランジスタとともに形成するシリコンゲルマニウムヘテロ接合バイポーラトランジスタの形成に用いるシリコンゲルマニウム層を利用する。 - 特許庁

The emitter of a compound semiconductor heterojunction bipolar transistor having an emitter mesa 12 is formed by sequentially stacking a first emitter layer 5, an emitter etching stopper layer 6, and a second emitter layer 7 on a base layer 4.例文帳に追加

エミッタメサ１２をもつ化合物半導体ヘテロ接合バイポーラトランジスタのエミッタを、ベース層４上に第１エミッタ層５、エミッタエッチング停止層６、第２エミッタ層７を順次堆積して形成する。 - 特許庁

In the structure of the field effect transistor, a heterojunction interface which consists of the GaN layer and the barrier is used as a channel, and the barrier which is contact with the channel is formed as the multilayer structure which consists of the thin AlN layer and the GaN layer.例文帳に追加

この電界効果型トランジスタの構造では、ＧａＮ層とバリアーからなるヘテロ接合界面をチャンネルとし、チャンネルに接するバリアーが薄いＡｌＮ層とＧａＮ層からなる多層構造とする。 - 特許庁

In an organic photoelectric conversion element having a transparent electrode, a counter electrode, and a bulk heterojunction layer where a p-type semiconductor material and an n-type semiconductor material are mixed, the n-type organic semiconductor material of the bulk heterojunction layer is a composition where a crystalline fullerene derivative and an amorphous fullerene derivative are mixed at a ratio of 1:99 to 99:1.例文帳に追加

透明電極、対電極、及びｐ型半導体材料とｎ型半導体材料が混合されたバルクヘテロジャンクション層を有する有機光電変換素子において、前記バルクヘテロジャンクション層のｎ型有機半導体材料が、結晶性のフラーレン誘導体と、非晶性のフラーレン誘導体とを、１：９９〜９９：１の比率で混合した組成物であることを特徴とする有機光電変換素子。 - 特許庁

To provide a heterojunction field-effect transistor, wherein the gate length is 0.25 μm or less, a low gate resistance and a low gate capacity is held, and a gate electrode is mechanically strengthened by means of a support adjacent to the gate.例文帳に追加

０．２５μm以下のゲート長を有し、低ゲート抵抗、低ゲート容量を維持しつつ、ゲート横に支えのある機械的強度の強いゲート電極を備えたヘテロ接合型電界効果トランジスタを提供する。 - 特許庁

A group-III nitride semiconductor layer 14 is set on the substrate for the heterojunction field-effect transistor, in such a way that a thickness T1 is equal to a recess etching depth; then a part of the group-III nitride semiconductor layer 14 exposed in an opening of a photoresist mask 27 is subjected to plasma-etching, until components of the growth inhibiting layer is detected.例文帳に追加

次にプラズマエッチングにより、フォトレジストマスク２７の開口部より露出しているＩＩＩ族窒化物半導体層１４の１部を、成長抑制層の成分を検出するまで、エッチングする。 - 特許庁