「Interrupt In」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

When a remote service call occurs in a PE1A, a processing request is transmitted from a message transmission section 12A to a message reception section 9B via a message communication mechanism 5, and an interrupt request is transmitted from a routine 13A for starting interrupt to an interrupt processing routine 8B via interrupt mechanisms 4A and 4B, PE1B, and OS6B.例文帳に追加

ＰＥ１Ａでリモートサービスコールが発生すると、処理要求がメッセージ送信部１２Ａからメッセージ通信機構５を介してメッセージ受信部９Ｂに伝達され、割り込み要求が割り込みをかけるルーチン１３Ａから割り込み機構４Ａ、４Ｂ、ＰＥ１Ｂ、ＯＳ６Ｂを介して割り込み処理ルーチン８Ｂに伝達される。 - 特許庁

Interrupt signals 109 to 111 are held in latches 204 to 206, and latching contents in the latches 204 to 206 are monitored in an interrupt status collecting part 202.例文帳に追加

割り込み信号１０９〜１１１をラッチ２０４〜２０６で保持するとともに、ラッチ２０４〜２０６の保持内容を割り込みステータス収集部２０２で監視し、その保持内容に変化があった場合、ＤＭＡＣ２１１へ通知する。 - 特許庁

In a system supporting two or more of operating systems, a data processing thread operating in a first operating system occasionally receives interrupt for triggering interrupt treatment in a second operating system.例文帳に追加

２つ以上のオペレーティングシステムをサポートするシステムにおいて、第１オペレーティングシステムで作動しているデータ処理スレッドが第２オペレーティングシステムでの割り込み取り扱いをトリガーする割り込みを受けることがある。 - 特許庁

In accordance with the distributed interrupt factor, the interrupt request is simultaneously notified to a CPU operating in a normal mode and a CPU operating in an energy saving mode.例文帳に追加

この振り分けられた割り込み要因に応じて、通常モード時に動作するＣＰＵ、および省エネルギーモード時に動作するＣＰＵに同時に、割り込み要求を通知する。 - 特許庁

To prevent the malfunction of electronic equipment when noise flows in as an interrupt signal in the electronic device in which a CPU having an interrupt function of only edge detection is installed.例文帳に追加

エッジ検出のみの割込み機能を有するＣＰＵが搭載された電子機器において、割込み信号としてノイズが流入した場合の電子機器の誤動作を防ぐ。 - 特許庁

To actually reduce a cache error penalty in a fetch access to an interrupt handler at the occurrence of interrupt in an information processing system having a cache memory.例文帳に追加

キャッシュメモリを有する情報処理システムにおいて、割り込み発生時の割り込みハンドラへのフェッチアクセスにおいて、キャッシュミスペナルティーを事実上低減させる。 - 特許庁

Also, the transmission part 26 notifies an interrupt processing section 28 of the next address of the address in which the response is held in the transmission buffer 27 as an interrupt generation address.例文帳に追加

また、送信部２６は、送信バッファ２７においてレスポンスが保持されているアドレスの次のアドレスを、割込発生アドレスとして割込処理部２８に通知する。 - 特許庁

The controller logic generates a transfer interrupt according to an interrupt trigger event in the display controller in order to start the manual partial transfer operation from the video memory to a display device.例文帳に追加

コントローラ・ロジックはビデオ・メモリからディスプレー装置に対する手動部分転送オペレーションを開始するためにディスプレー・コントローラにおける転送誘発イベントに応じて転送割り込みを発信する。 - 特許庁

The state machine 12 includes a waiting state for waiting until the interrupt is deactivated in the reading operation or when the interrupt is activated in the transfer operation.例文帳に追加

ステートマシン１２は、読み出し動作中、又は転送動作中に割込みが活性化された場合に、割込みが非活性化されるまで待機する待機ステートを含む。 - 特許庁

To provide an information processor for improving performance by shortening the amount of time required for acquiring the in-device data of an interrupt request source to refer to when a processor in a host device performs interrupt processing.例文帳に追加

ホスト装置内の処理装置が割り込み処理を行う際に参照する割り込み要求元のデバイス内データを取得するのに要する時間を短縮し、性能向上を図ることができる情報処理装置を提供する。 - 特許庁

To interrupt the operation of one intelligent power module (IPM) when a protective circuit of the other IPM is operated to interrupt its operation, in a power semiconductor device provided with a plurality of the IPMs connected in parallel.例文帳に追加

並列に接続された複数のＩＰＭを備えた電力用半導体装置において、一方のＩＰＭの保護回路が動作してその動作を遮断したときに、他方のＩＰＭの動作を遮断する。 - 特許庁

Thereafter, an interrupt processing request at a level higher than a predetermined interrupt level is received in process of the erasing process or the writing process of the nonvolatile memory, the central processor accesses the vector address stored in the volatile memory.例文帳に追加

この後、前記不揮発性メモリの消去処理又は書き込み処理の途中に所定の割り込みレベルより高い割り込み処理要求があったとき、中央処理装置は前記揮発性メモリに格納されたベクタアドレスへアクセスする。 - 特許庁

The interrupt for the system timer measurement is generated at 1 msec interval in the operation mode, and the interrupt for the system timer measurement is generated at 20 msec interval in the sleep mode.例文帳に追加

また、運転モードでは1msecでシステムタイマ計測用の割り込みを発生し、スリープモードでは20msecでシステムタイマ計測用の割り込みを発生する。 - 特許庁

In the game machine, a lapse time until at least processing by a random number counter update control means ends after an execution start of interrupt processing becomes a uniform time value in each execution time of the interrupt processing.例文帳に追加

割り込み処理の実行開始時から、少なくとも乱数カウンタ更新制御手段による処理が終了するまでの経過時間が、割り込み処理の実行回毎に不定の時間値となるよう構成する。 - 特許庁

In this game machine, a lapse time until at least processing by a random number counter update control means ends after an execution start of interrupt processing has a uniform time value in each execution time of the interrupt processing.例文帳に追加

割り込み処理の実行開始時から、少なくとも乱数カウンタ更新制御手段による処理が終了するまでの経過時間が、割り込み処理の実行回毎に一律の時間値となるよう構成する。 - 特許庁

An interrupt control circuit asserts a remap signal in response to an interrupt request from a low-speed slave to a processor, and reads information stored in an information register of the low-speed slave.例文帳に追加

割り込み制御回路は、低速スレーブからプロセッサへの割り込み要求に応答して、リマップ信号をアサートし、低速スレーブの情報レジスタに格納されている情報を読み出す。 - 特許庁

To provide a CPU occupancy time measuring method, with which CPU occupancy time in interrupt processing can be measured from the measured result of the CPU occupancy time in non-interrupt processing.例文帳に追加

非割込み処理のＣＰＵ占有時間の測定結果から割込み処理のＣＰＵ占有時間を測定できるＣＰＵ占有時間測定方法を提供する。 - 特許庁

The information processor is so constituted that interrupt acceptance and response processing and backup processing for a program counter and various registers in an interrupt acceptance and response cycle may be performed in parallel.例文帳に追加

この発明は、割込み受付応答処理と、割込み受付応答サイクルにおけるプログラムカウンタや各種レジスタのバックアップ処理を並行して行うように構成される。 - 特許庁

To perform appropriate switching processings, in a non-interrupt mode, including when a fault occurs partially inside at a transmission device side, where non-interrupt switching cannot be performed, while the device is operated in an uninterruptible switching enabled mode.例文帳に追加

無瞬断切替可能なモードで運用をしている場合に、無瞬断切替を行うことができないような送信装置側の装置内部の一部に障害が発生した場合を含む無瞬断モードにおける好適な切替処理を行うこと。 - 特許庁

In a timer interrupt setting process during a timer interrupt process, a CPU does not load a value of a timer count register TCNT for a timer but a value which is stored in a buffer area BUF (S58).例文帳に追加

タイマ割込処理中の、タイマ割込設定処理において、ＣＰＵは、タイマにおけるタイマカウントレジスタＴＣＮＴの値をロードするのではなく、バッファエリアＢＵＦに保存されている値をロードする。 - 特許庁

An execution time extension part 202 detects the occurrence and the end of interrupt processing and interrupts or restarts measurement of the execution time in an execution time measuring part 201 in accordance with the occurrence or the end of interrupt processing.例文帳に追加

実行時間延長部２０２が割込処理の発生及び終了を検出し、割込処理の発生及び終了に応じて、実行時間計測部２０１における実行時間の計測を中断または再開させる。 - 特許庁

In this interruption processing, a stack pointer is initialized by the processing of S3, so that in performing interruption processing, it is not necessary to perform a RETI (RETurn Interrupt) instruction to return the value of the stack pointer.例文帳に追加

この割込処理では、Ｓ３の処理によりスタックポインタが初期化されているので、割込処理の実行に際し、ＲＥＴＩ(RETurn Interrupt)命令を実行してスタックポインタの値を戻す必要がない。 - 特許庁

In the case that the operation of utilizing the recording section 16 is made in the interrupt processing during the recording output of the received image, the recording output of the received image is interrupted and the recording output for the interrupt processing is executed with priority.例文帳に追加

受信画像の記録出力中に、割込処理において記録部１６を利用する操作が行われた場合には、受信画像の記録出力を中断し、割込処理を優先して実行する。 - 特許庁

An output of an oscillating circuit 101 is supplied to a divider circuit 103, and a divided signal in the divide circuit 103 operates an interrupt signal generating circuit 104 to generate an interrupt signal for a CPU 107 in an electronic timepiece.例文帳に追加

発振回路１０１の出力は分周回路１０３に入力され、分周回路１０３で分周された信号により割込信号発生回路１０４が動作し、ＣＰＵ１０７に対し割込信号を発生する。 - 特許庁

The NMI interrupt processing of the put-out control device 3 is performed in response to the strobe signal, and in the NMI interrupt processing, the receiving processing of the prize ball command is performed.例文帳に追加

ストローブ信号によって払出制御装置３のＮＭＩ割込み処理を行わせ、該ＮＭＩ割込み処理において賞球コマンドの受信処理を行う。 - 特許庁

In a standby mode of this apparatus, an interrupt from this apparatus to the host processor 110 is interrupted, and a selecting logical in this apparatus chooses a signal transmission, such as a ring signal from a telephone line 125, as the interrupt to the host processor 110.例文帳に追加

該装置の待機モードにおいて、該装置からホストプロセサへのインタラプトが中断され且つ該装置における選択論理がホストプロセサに対するインタラプトとして電話線からのリング信号等の通信信号を選択する。 - 特許庁

To provide a real-time processor in which the capacity of memory used in interrupt processing can be reduced and time required for interrupt processing can be shortened.例文帳に追加

割り込み処理におけるメモリの使用量を減らすとともに割り込み処理に要する時間を短縮することのできるリアルタイム処理装置を提供する。 - 特許庁

In raw mode, normal line buffering and processing of interrupt, quit, suspend, and flow control keys are turned off; characters are presented to curses input functions one by one.例文帳に追加

raw モードでは、通常の行バッファリングと割り込み (interrupt)、終了 (quit)、一時停止 (suspend)、およびフロー制御キーはオフになります; 文字は curses 入力関数に一文字づつ渡されます。 - Python

An interrupt control unit inputs interrupt signals to all the processors included in a circuit, when detecting a break signal from the break detection unit and when detecting break signals from the processors.例文帳に追加

割込制御ユニットは、ブレーク検出ユニットからのブレーク信号を検出した時およびプロセッサからのブレーク信号を検出した時に回路に含まれる全プロセッサに割込信号を入力する。 - 特許庁

When an interrupt handler corresponding to a clock is started by a time-synchronization interrupt signal, packets are executed sequentially in the handler by referring to a previously reserved memory region.例文帳に追加

クロック４に対応する割込みハンドラが時刻同期割込み信号によって起動すると、そのハンドラの中では、予め予約されたメモリ領域を参照し、パケットを順番に実行する。 - 特許庁

Thus, processing for loading the instruction group of a processing routine corresponding to the interrupt factor from a memory 13 to the cache 202 is executed in parallel with processing by the interrupt handler.例文帳に追加

これにより、割り込み要因弐対応する処理ルーチンの命令群をメモリ１３からキャッシュ２０２にロードする処理が、割り込みハンドラによる処理と並行して実行される。 - 特許庁

To easily verify interrupt control to an interrupt request signal from the outside by separating the hardware of an input-output device from software in a processor.例文帳に追加

入出力装置のハードウェアとプロセッサ内のソフトウェアとを切り分けて外部から割込要求信号に対する割込制御の検証を容易に行うこと。 - 特許庁

When the interrupt occurs in the remote node, a raw packet including the address of a host device that should process the interrupt and an event identifier is selected among preprepared raw packets and transmitted to a host node through the network 115.例文帳に追加

遠隔ノードにおいて割り込みが発生すると、それを処理すべきホストデバイスのアドレスとイベントの識別子を含む生パケットを予め準備された中から選択してネットワーク１１５を介してホストノードへ送出する。 - 特許庁

In this case, an interrupt interval monitoring part 63 monitors intervals between interrupt signals and stops clock compensating proctessing when the interval contains an error of a predetermined value or higher.例文帳に追加

この際、割り込み間隔監視部６３は割り込み信号同士の間隔を監視し、間隔が所定の値以上の誤差を含む場合に時計補正処理を終了させる。 - 特許庁

Actually required gate signal and interrupt signal are generated in an interrupt control part 5 according to output timing of the pulse set via a user interface 7.例文帳に追加

割り込み制御部５ではユーザ・インタフェース７を介して設定されたパルスの出力タイミングに従って実際に必要なゲート信号と割り込み信号の生成が行われる。 - 特許庁

To provide a data processor capable of preferentially starting an interrupt process if an interrupt request occurs in the middle of burst transfer into a cache memory.例文帳に追加

キャッシュメモリへのバースト転送が行われている最中に割り込み要求が発生した場合に、割り込み処理を優先的に開始することが可能なデータ処理装置を得る。 - 特許庁

To keep high reliability of both main measurement and interrupt measurement with respect to a plurality of samples by easily performing the interrupt measurement in X-ray measurement.例文帳に追加

Ｘ線測定における割込み測定を簡単に行えるようにし、複数の試料に対する主測定及び割込み測定の両方の信頼性を高く維持する。 - 特許庁

A control circuit 15 on receiving the hit signal outputs an interrupt signal to a controller 2, the controller 2 writes the samples of the formats to be detected in order to the register 6 each time the interrupt signal is received.例文帳に追加

制御回路１５はヒット信号を受けてコントローラ２へ割込信号を出力し、コントローラ２は割込信号を受ける毎にレジスタ６に検出対象フォーマットのサンプルを順次書き込む。 - 特許庁

If the occurrence of an interrupt request IR is detected in the middle of burst transfer into an instruction cache 3, the instruction cache 3 interrupts the burst transfer and creates interrupt information 35.例文帳に追加

命令キャッシュ３へのバースト転送が行われている途中で割り込み要求ＩＲの発生が検出されると、命令キャッシュ３は、バースト転送を中断するとともに、中断情報３５を作成する。 - 特許庁

In the power source output controller 1 of this invention, a CPU 20 is driven by an interrupt signal of a interrupt timer 11 and compares a monitor value input by an A/D converter 12 with a determined target value.例文帳に追加

本発明の電源出力制御装置１では，ＣＰＵ２０は，割込タイマ１１の割込信号によって駆動され，Ａ／Ｄコンバータ１２によって入力されたモニタ値を所定の目標値と比較する。 - 特許庁

The interrupt source allocation part selects one of the m interrupt sources in response to a corresponding selection signal to output it.例文帳に追加

インタラプトソース割当て部は、対応する選択信号に応答してｍ個のインタラプトソースのうち、１つのインタラプトソースを選択して出力する。 - 特許庁

To reliably store necessary data in a storage means and control the input of signals such as an unlawful interrupt signal even if an unlawful act such as the unlawful transmission of the interrupt signal is committed.例文帳に追加

必要なデータを記憶手段に保存する処理を確実に実行できるとともに、不正に割込信号を送り込むような不正行為が行われても、そのような信号の入力を規制する。 - 特許庁

The control part 207 decides whether information included in the received distribution information is the target of the interrupt reproduction or not based on the setting contents of the interrupt setting table, and reproduces the information based on a result thereof.例文帳に追加

そして、制御部２０７は、割込設定テーブルの設定内容に基づいて、受信した配信情報に含まれる情報が割込再生の対象となるか否かを判定し、その結果に基づいて、当該情報を再生する。 - 特許庁

The synchronous outputting part 40 of the slave block 2 holds an interrupt factor signal INT from a function processing part 20 in synchronization with a bus clock BCK and outputs the interrupt factor signal, as a clock permission signal CKE, to a clock control part 30.例文帳に追加

スレーブブロック２の同期出力部４０は、機能処理部２０からの割込要因信号ＩＮＴをバスクロックＢＣＫに同期して保持し、クロック許可信号ＣＫＥとしてクロック制御部３０に出力する。 - 特許庁

The virtualization logic is to receive a first interrupt from the physical device controller, and in response to the reception, send a second interrupt to the processor from one of a plurality of virtual device controllers.例文帳に追加

仮想化ロジックは、物理デバイスコントローラから第１の割り込みを受信して、この受信に応じて、複数の仮想デバイスコントローラのうち１つからプロセッサに第２の割り込みを送信する。 - 特許庁