「Isolation」に関連した英語例文の一覧と使い方(62ページ目) - Weblio英語例文検索

To provide a simplified base isolation structure which stands bending moment at the time of an earthquake with rigid joining while being able to bear a long-term load.例文帳に追加

剛接合であり長期荷重に耐えながら、地震時の曲げモーメントに対応できる簡便な免震構造とする。 - 特許庁

To provide an optical isolator to be installed in a package for optical communication, which is small-sized and is superior in isolation characteristics.例文帳に追加

光通信用パッケージ内に設置される光アイソレータを小型でアイソレーション特性に優れるものを提供する。 - 特許庁

This engine generator is provided with an exhaust muffler 2, radiator fan 4, engine 5, generator 6 and fuel tank 7 in a sound isolation case 1.例文帳に追加

防音ケース（１）内に、排気マフラ（２）とラジエータファン（４）とエンジン（５）と発電機（６）と燃料タンク（７）とをそれぞれ設ける。 - 特許庁

P-type diffusion regions 44 are formed on the surface of the substrate 21 below the respective circuit elements and serve as junction isolation.例文帳に追加

各回路素子の下部の基板２１表面にＰ型の拡散領域４４を形成し、接合分離の役割を果たす。 - 特許庁

To provide a new approach to isolation factors of counter propagation reflection energy in a bidirectional wave division multiplex system.例文帳に追加

双方向ＷＤＭシステムにおける対向伝搬反射エネルギーのアイソレーション要件に対する新奇のアプローチを提示する。 - 特許庁

Therefore since the withstand voltage on the output side of the DC-DC conversion circuit is improved, and high voltage on the secondary side of an isolation transformer will not be applied to the primary side, even if dielectric breakdown occurs in an isolation transformer, and safety is improved also.例文帳に追加

このため、直流直流変換回路の出力側の耐圧が向上でき、しかも、絶縁トランスに絶縁破壊が生じても絶縁トランスの２次側の高電圧が１次側に印加されることがないから安全性も向上できる。 - 特許庁

To provide a method of forming an element isolation layer which can contribute to reduction in device defect by easily making the height of the element isolation layer from the front surface of a semiconductor substrate to a prescribed value, and to provide a method of manufacturing a semiconductor device.例文帳に追加

素子分離層の半導体基板表面からの高さを所定値に容易に合わせ込むことを可能とし、デバイス不良の低減に貢献できるようにした素子分離層の形成方法、及び半導体装置の製造方法を提供する。 - 特許庁

In a region surrounded with a trench type element isolation region, longitudinal NPN pillars 12 are formed to cross each other in a plane mesh shape so that the depth DT and minimum opening width WTmin of a trench for element isolation and the width WP of the NPN pillars have a prescribed relationship.例文帳に追加

トレンチタイプの素子分離領域に囲まれた領域に縦方向のNPN ピラー12が平面メッシュ状に交差し、素子分離用トレンチの深さDTとその最小開口幅WTmin とNPN ピラーの幅WPが所定の関係を満たすように形成されている。 - 特許庁

To highly integrate a semiconductor device by reducing the area needed to form a buried insulating layer for element isolation by dispensing with the buried insulating layer for element isolation between vertical MOS transistors when providing a well feeding element for well potential fixation.例文帳に追加

ウェル電位固定用のウェル給電用素子を設ける際に、縦型ＭＯＳトランジスタ間に素子分離用の埋込絶縁層を必要とせず、素子分離用の埋込絶縁層の形成に必要な面積を削減して、半導体装置の高集積化を図る。 - 特許庁

According to a manufacturing method of the element, the element isolation film which defines the active region on the semiconductor substrate defined the sell region is formed, the charge storing insulation film is formed on the whole surface of the semiconductor substrate in which the element isolation film is formed.例文帳に追加

この素子の製造方法によると、セル領域が定義された半導体基板に活性領域を限定する素子分離膜を形成し、素子分離膜が形成された半導体基板の全面に電荷貯蔵絶縁膜を形成する。 - 特許庁

When vibration isolation is executed, using the existing building, in which a substantially one-storied main building and an ancillary building as double layers are installed integrally, as an object, the foundation outer circumferential section 2a of the main building and the whole ancillary building are vibration-isolated and borne to the vibration isolation devices.例文帳に追加

実質的に平屋建ての主建屋と複層の付属建屋が一体に設けられてなる既存建物を対象として免震化する場合、主建屋の基礎外周部と付属建屋全体を免震装置に免震支持せしめる。 - 特許庁

To provide a method for manufacturing a GaN element where reduction in productivity due to pitching in a cleavage and the enlargement of a cutting allowance can be suppressed, and moreover which has a new isolation method capable of simplifying a process for isolation as a whole.例文帳に追加

劈開におけるチッピングや、ダイシングにおける切り代拡大による量産性の低下を抑制でき、しかも、分断のための加工全体を簡略化することも可能な新たな分断方法を有する、ＧａＮ系素子の製造方法を提供すること。 - 特許庁

This control device is provided with a means of storing the position of the base isolation device on the elevator device side, and is structured so that the operation of the elevator may be controlled based on the position and the running direction of the elevator car relative to the position of the base isolation device in the operation for emergency at the earthquake.例文帳に追加

免震装置の位置をエレベータ装置側で記憶する手段を設け、地震時管制運転において免震装置位置に対するエレベータかごの位置や走行方向からエレベータ装置の運転を制御することができるようにした。 - 特許庁

The mounting system may include isolation cuts arranged in the proof mass to advantageously achieve a desired amount of strain isolation and to manufacture hinges that extend in opposite directions from the anchor mount.例文帳に追加

取付けシステムは、プルーフマス中に配置された分離切欠き部分を備えることができ、それにより所望の量のひずみ分離を有利に達成することができ、また、アンカーマウントから互いに逆方向に展開しているヒンジを製造することができる。 - 特許庁

To obtain a semiconductor device employing a trench type oxide film 13 for isolation of a semiconductor substrate 12 in which surface planarity is enhanced by enhancing uniformity of polishing speed at the time of polishing an isolation oxide film 13a by a CMP method.例文帳に追加

半導体基板１２の素子分離にトレンチ型分離酸化膜１３を用いた半導体装置において、分離酸化膜１３ａをＣＭＰ法で研磨する際の研磨速度の均一性を向上して表面平坦性の良好な半導体装置を得る。 - 特許庁

A device isolation groove 3 is formed on a semiconductor substrate 2, an O_3-TEOS film 4a whose top is partially open is formed along an internal surface of the device isolation groove 3, and a polysilazane film 4b is formed on the O_3-TEOS film 4a.例文帳に追加

半導体基板２に素子分離溝３を形成し、当該素子分離溝３の内面に沿って上部が部分的に開口するＯ_３−ＴＥＯＳ膜４ａを形成し、当該Ｏ_３−ＴＥＯＳ膜４ａ上にポリシラザン膜４ｂを形成する。 - 特許庁

The seismic isolator 8 includes the seismic isolation laminated rubber 10, and upper and lower flange plates 22 respectively bonded to the upper and lower parts of the seismic isolation laminated rubber 10 and attached to an upper structure 12 or a lower structure 14 with bolts B.例文帳に追加

免震装置８は、免震用積層ゴム１０と、この免震用積層ゴム１０の上下にそれぞれ接合され上部の構造体１２または下部の構造体１４にボルトＢで取着される上下のフランジプレート２２とを備えている。 - 特許庁

The semiconductor device is constituted to extend the impurity area 26 from a base area 20 under side up to each shallow trench isolation 14 under side, and includes a contact plug 52 penetrated through the shallow trench isolation 14 to be electrically connected to the impurity area 26.例文帳に追加

当該半導体装置は、不純物領域２６がベース領域２０下からシャロートレンチ分離１４下まで延在し、当該シャロートレンチ分離１４を貫通して不純物領域２６に電気的に接続するコンタクトプラグ５２を備える。 - 特許庁

The method for isolating the compound of the formula comprises: contacting a product mixture in a solid state comprising a trisaryl-triazine compound with a hydrocarbon solvent so as to produce an isolation blend; and filtering the isolation blend.例文帳に追加

トリスアリール−トリアジン化合物を含有する固体形態の生成物混合物を炭化水素溶媒と接触させて単離用ブレンド物を生じさせ、そして該単離用ブレンド物を濾過することにより下記式の化合物を単離させる方法。 - 特許庁

The protective structure is provided with a deep-trench isolation region 50 formed between a memory storing region 12 of the semiconductor device 10 and the logical operation circuit region 14 of the semiconductor device 10, while the deep-trench isolation region is filled with an insulation material.例文帳に追加

保護構造は、半導体デバイス１０のメモリ記憶領域１２と、半導体デバイス１０の論理回路領域１４との間に形成された深いトレンチ分離領域５０を備え、深いトレンチ分離領域は絶縁材料で充てんされている。 - 特許庁

The emitter extraction electrodes 21 are located on both sides of the polycrystalline silicon film 7 which is continuously formed from above the element isolation film 3 on a side over the active region 2a to the top of the element isolation film 3 on the opposite side.例文帳に追加

ここで、エミッタ引き出し電極２１は、一方の素子分離膜３の上から活性領域２ａの上を通って反対側の素子分離膜３の上にまで連続して設けられた多結晶シリコン膜７の両側に配置されている。 - 特許庁

The control part 30 performs vibration inhibition control for actively inhibiting vibrations of the vibration isolation object member by electrifying a drive coil 17 according to the vibrations of the vibration isolation object member when the sensor 20 does not output the abnormal signal.例文帳に追加

この制御部３０は、センサ２０が異常信号を出力しない場合に、防振対象部材の振動に応じた電流を駆動コイル１７に供給して防振対象部材の振動を能動的に抑制する振動抑制制御を行う。 - 特許庁

To obtain the manufacturing method of a semiconductor device that manufactures a high-quality semiconductor device by equalizing the heights of each element isolation from the surface of a semiconductor substrate, when an insulating film is embedded in different depth grooves to form the device isolation.例文帳に追加

深さの異なる溝に絶縁膜を埋め込んで素子分離を形成するに際して、各素子分離の半導体基板表面からの高さを均等とし、高品質の半導体装置を製造する半導体装置の製造方法を得ること。 - 特許庁

The isolation terminal 4b can be formed with high precision, unevenness of the amount of loss of the signal of the isolation terminal 4b is small, and the characteristic unevenness of the directional coupler due to the unevenness of the amount of the loss of the signal can be suppressed.例文帳に追加

アイソレーション端子部４ｂは高精度に形成することが可能であり、アイソレーション端子部４ｂの信号損失量のばらつきは小さく、その信号損失量ばらつきに因る方向性結合器の特性ばらつきを抑制できる。 - 特許庁

To provide a semiconductor device with a superior element isolation property by making the impurity concentration in a semiconductor substrate below each element isolation insulation film sufficiently high, even if a semiconductor integrated circuit becomes shrunk, and also to provide a method of manufacturing the same.例文帳に追加

半導体集積回路が微細化されても、各分離絶縁膜下の半導体基板中の不純物濃度を十分に高くすることができ、素子分離特性の優れた半導体装置およびその製造方法を得ることを目的とする。 - 特許庁

To provide a seismic isolation method for an existing building by giving a configuration capable of executing the work without causing buckling even though the shaft diameter of the support is reduced and also reducing the occurrence of members to be disposed of after completing the seismic isolation structure and reducing the fireproof covering to a minimum.例文帳に追加

支柱の軸径を小さくしても座屈を起さずに施工を遂行できるように構成すると共に、免震構造化の後に撤去する部材の発生を無くして耐火被覆も最小限にした既存建物の免震化工法を提供する。 - 特許庁

To provide an expansion joint cover having less risk that the mounting part of a floor member is damaged or disengaged and difficult to return it to the original state even if a base isolation structure and a non-base isolation structure are relatively moved in the lateral direction during earthquake.例文帳に追加

地震時において免震構造物と非免震構造物とが横方向に相対移動しても、床部材の取付部が破損したり、外れて元の状態に戻すことが困難となったりするおそれの少ないエキスパンションジョイントカバーを提供する。 - 特許庁

A base isolated building body is supported on a base building body 1 by a base isolation device, an extended base isolation body 14 is composed integrally with the base isolated building body to be protruded downward, and a cavity is formed in a vertical shaft 4 in the base building body 1 to be engaged.例文帳に追加

基部建築体１に免震装置２により免震建築体３を支持し、免震建築体３と一体的に延長免震体１４を構成して下方へ突出し、基部建築体１の立坑４に空隙を形成して嵌合する。 - 特許庁

An element separating region 24 comprising the first shallow buried element isolation insulating film 22 and the second buried element isolation insulating film 23 deeper than the first insulating film 22 is formed on the surface of a P type silicon substrate 11.例文帳に追加

たとえば、Ｐ型シリコン基板１１の表面部に、浅い第一の埋め込み素子分離絶縁膜２２と、この第一の埋め込み素子分離絶縁膜２２よりも深い、第二の埋め込み素子分離絶縁膜２３とからなる素子分離領域２４を形成する。 - 特許庁

A silicon nitride film 3 whose etching selection ratio to wet etching by hot phosphoric acid is higher than that of the element isolation structure 2 is formed as a metallic impurity capturing film, on a silicon substrate 1 where the element isolation structure 2 made of a silicon oxide film has been formed.例文帳に追加

シリコン酸化膜よりなる素子分離構造２が形成されたシリコン基板１上に、熱燐酸によりウェットエッチングに対するエッチング選択比が素子分離構造２に比較して高いシリコン窒化膜３を金属不純物捕獲膜として形成する。 - 特許庁

The element isolation region having a channel widthwise direction of the MOSFET has a dummy layer 3 formed as part of the semiconductor layer 1 and not formed with an element, and an element isolation insulating layer 2 formed to have minimum processed dimensions between the MOSFET and the dummy layer 3.例文帳に追加

ＭＯＳＦＥＴのチャネル幅方向の素子分離領域は、半導体層１の一部であって素子が形成されないダミー層３と、ＭＯＳＦＥＴとダミー層３との間に最小加工寸法で形成される素子分離絶縁層２とを有する。 - 特許庁

A potential fixed region 104 is formed of an SOI layer between the first insulating isolation trench 109 and second insulating isolation trench 110, and the potential fixed region 104 is set (connected) to have the same potential as a collector potential of the IGBT.例文帳に追加

そして、第１絶縁分離トレンチ１０９と第２絶縁分離トレンチ１１０との間にＳＯＩ層からなる電位固定領域１０４を形成し、その電位固定領域１０４は、ＩＧＢＴのコレクタ電位と同電位になるように設定（接続）する。 - 特許庁

This manufacturing method further includes a step of collectively forming an oxide film of a first film thickness on an inner surface of the first element isolation groove and an oxide film of a second film thickness thicker than the first film thickness on an inner surface of the second element isolation groove via plasma oxidation.例文帳に追加

さらに、前記第１の素子分離溝の内面に第１の膜厚の酸化膜を、前記第２の素子分離溝の内面に前記第１の膜厚よりも厚い第２の膜厚の酸化膜を、プラズマ酸化により一括形成する工程を備えた。 - 特許庁

Electric power resulting from electric power coupling is decreased by providing a line 21b different in line width in a subsidiary line 2b to be offset by electric power generated by magnetic field coupling, so that electric power flowing into an isolation port 20c is restrained to obtain the high isolation.例文帳に追加

副線路２ｂに線路幅の異なる線路２１ｂを設けることにより電界結合による電力を小さくし、磁界結合による電力と相殺させることによりアイソレーションポート２０ｃへ流れ込む電力を抑え高いアイソレーションを得る。 - 特許庁

Thick parts and thin parts are alternately arranged on the isolation member 15 for isolating the photosensitive drum 2 and a charging roller 3, pressed into contact with the photosensitive drum 2, and an isolation part 17 having thick parts is inserted between the photosensitive drum 2 and the charging roller 3.例文帳に追加

感光ドラム２と感光ドラム２に圧接する帯電ローラ３を離隔する離隔部材１５に、厚肉部と薄肉部とをそれぞれ交互に配設し、厚肉部を設けた離隔部１７を感光ドラム２と帯電ローラ３の間に挿入する。 - 特許庁

To provide a base isolation guide device which reduces the cost compared with a base isolation guide device combining with only a curve guide device and exhibits a similar damping effect to the conventional one for vibrations in major directions of an earthquake.例文帳に追加

曲線案内装置のみを組み合わせた免震案内装置と比較してコストを下げることができ、かつ地震時の主要な方向の振動に対して従来と同等の減衰効果を発揮させることが可能な免震案内装置を提供する。 - 特許庁

To provide a technique, as to a semiconductor device which is formed on an SOI substrate and in which a periphery of an element region of a semiconductor layer constituting the SOI substrate is enclosed by element isolation, capable of preventing deterioration of reliability caused by the element isolation.例文帳に追加

ＳＯＩ基板に形成され、ＳＯＩ基板を構成する半導体層の素子領域の周囲が素子分離により囲まれた半導体装置において、素子分離に起因する信頼度の低下を防ぐことのできる技術を提供する。 - 特許庁

To provide a double floor having a void slab capable of improving floor impact sound isolation performance and weight-floor impact sound isolation performance at a low cost without adopting a special construction or working method for the void slab and floor finish member.例文帳に追加

ボイドスラブ及び床仕上部材を特殊な構造又は施工方法とすることなく低コストで、床衝撃音遮断性能、及び重量床衝撃音遮断性能の向上を図ることが可能なボイドスラブを有する二重床を提供する。 - 特許庁

To provide a highly reliable semiconductor storage device which inhibits an influence of a shape of a micro trench formed in an element isolation region of a peripheral circuit part with adjusting a depth of the element isolation region of a memory cell array and the peripheral circuit part.例文帳に追加

メモリセルアレイおよび周辺回路領域の素子分離領域の深さを調節しつつ、周辺回路部の素子分離領域に形成されるマイクロトレンチ形状の影響を抑制し、信頼性の高い半導体記憶装置を提供する。 - 特許庁

Grooves 25 for element isolation are formed in the layer 24 and, after deteriorated layers 4 formed on the exposed surfaces on the interiors of the grooves 15 at the formation of the grooves are removed before heat treatment, the interiors of the grooves 25 are filled to form element isolation regions 28 in the layer 24.例文帳に追加

そして、シリコン活性層２４に素子分離用の溝２５を形成し、その溝形成時に溝２５の内側の露出面に形成された変質層４を、熱処理前に除去してから、溝２５内を埋めて素子分離領域２８を形成する。 - 特許庁

An isolation part 2 extending from the mouth part 93 of a container main body 91 is attached to the attaching part fixed to the container main body 91 and a pressing part 4 for pushing the upper eyelid toward an eyebrow is provided to the tip part of the isolation part 2.例文帳に追加

容器本体９１に固定する取付部１に、容器本体９１の口部９３よりも延長する離隔部２を備え、離隔部２の先部には上瞼を眉毛方向に押しやる押圧部４を備えていることを特徴とする点眼具。 - 特許庁

A plurality of isolation regions 316 extending in one direction are formed perpendicularly to the one direction on an insulation film 342 and a plurality of P type well regions 332 are formed to extend between respective isolation regions 316.例文帳に追加

絶縁膜３４２上に、一方向に延在すると共に一方向の直行方向に並ぶ複数の素子分離領域３１６と、この複数の素子分離領域３１６の各々の間に延在する複数のＰ型ウェル領域３３２を形成する。 - 特許庁

A switching resistor (2) is formed on a semiconductor substrate (1), an isolation layer (4) is deposited on the switching transistor (2), and then a memory capacitor provided with a lower electrode (7) formed of platinum and a ferroelectric or paraelectric (8) is formed on the isolation layer.例文帳に追加

半導体基板（１）上にスイッチングトランジスタ（２）を形成し、この上にアイソレーション層（４）を施し、該アイソレーション層上に白金からなる下方電極（７）及び強誘電体又は常誘電体誘電体（８）を有するメモリキャパシタを形成する。 - 特許庁

After a dielectric isolation oxide film 14 is formed with the oxidization heat treatment on the surface of a silicon wafer 10 having the dielectric isolation groove, a seed polysilicon layer 15 is grown on this film 14 by the 130 Pa, low pressure and low temperature CVD method at about 600°C.例文帳に追加

誘電体分離溝１３を有するシリコンウェーハ１０表面に、酸化熱処理で誘電体分離酸化膜１４を形成後、この膜１４上に１３０Ｐａ、約６００℃の減圧・低温ＣＶＤ法で種ポリシリコン層１５を成長させる。 - 特許庁

To provide a key isolation type encryption method, a key isolation type encryption system, and an external auxiliary apparatus capable of updating a decoding key by using secret information intrinsic to a user without the need for storing information required for updating the decoding key to an external device.例文帳に追加

復号鍵の更新に必要な情報を外部装置に保存せず、ユーザに固有の秘密情報を用いて復号鍵の更新を可能とする鍵隔離型暗号化方法、鍵隔離型暗号システム及び外部補助装置を提供する - 特許庁