「LOGIC」に関連した英語例文の一覧と使い方(58ページ目) - Weblio英語例文検索

Only by changing the pattern of the interface 1200, the capacity of the memory being connected to the logic circuit 3000 can be easily changed, thus reducing the development period of a memory circuit/logic circuit integration system.例文帳に追加

インターフェース１２００のパターン変更のみで、ロジック回路３０００に接続するメモリの容量を容易に変更可能で、メモリ回路／ロジック回路集積システムの開発期間が短縮される。 - 特許庁

The flux reversal of magnetization of a reconfigurable micromagnetic logic element with a high impedance micromagnetic memory element, the magnetic logic element, and the spin field effect transistor connected in multiple-stage manner is obtained.例文帳に追加

高インピーダンスの微小磁気メモリ素子及び磁気論理素子やスピン電界効果トランジスタを多段に接続した再構成可能微小磁気論理素子の磁化反転が可能となる。 - 特許庁

To provide a method for producing a semiconductor device which is capable of mounting a logic circuit and a metal capacitive element together by adding a small amount of man-hours, and preventing degradation of logic operation properties.例文帳に追加

少ない工数の追加でロジック回路とメタル容量素子とを混載し、かつ、ロジック動作特性の劣化を生じることがない半導体装置の製造方法を提供する。 - 特許庁

In a case a logic alteration is required according to the result of verification, for example a timing verification, the CPU calculates the second value of power consumption on the basis of a logic altering net list.例文帳に追加

次に、タイミング検証等の検証結果に基づいて論理変更が必要になる場合、ＣＰＵは、論理変更ネットリストに基づいて第２消費電力値を算出する。 - 特許庁

The input signal Vin includes a pulse signal having a period shorter than the period in logic "H" and logic "L" of an output signal Vout which serves as a drive signal for driving an inverter.例文帳に追加

入力信号Ｖｉｎは、インバータを駆動するための駆動信号となる出力信号Ｖｏｕｔの論理「Ｈ」及び論理「Ｌ」の期間よりも短い期間を有するパルス信号からなる。 - 特許庁

A CPU 10 accesses an internal ROM 50 via the fixed bus control part 34, and reads variable bus control logic information, to be mapped in a programmable variable bus control logic part 35.例文帳に追加

ＣＰＵ１０は、固定バス制御部３４を介して内部ＲＯＭ５０にアクセスし、可変バス制御論理情報を読み出して、プログラム可能な可変バス制御論理部３５にマッピングする。 - 特許庁

Logic is made by using input signals 2 or the like into the flight data recorder 7, and plural sets of logic are combined with each other for automatically stopping data recording by disconnecting a mechanical power supply or based on software.例文帳に追加

フライトデータレコーダ７への入力信号２等を利用してロジックを作りそれらを複数個組み合わせることにより、機械的電源切断かソフト的にデータ記録を自動停止させる。 - 特許庁

By employing the low leakage voltage detection circuit, a high logic level generated by the first device is converted into a high logic level roughly equal to an amplitude of the second potential in correspondence.例文帳に追加

低リーク電圧検出回路を採用することによって、第１の装置の発生した高論理レベルは、対応的にほぼ第２の電位の振幅と等しい高論理レベルに転換される。 - 特許庁

Generation of the output statement based on a statement simplified at a symbolic logic expression level can be realized by taking advantage of the paraphrasing representation from the input statement to a statement simplified at a symbolic logic expression level.例文帳に追加

また、入力文から記号論理式レベルの単純さの文への言い換えを逆用して、記号論理式レベルの単純さの文に基づく出力文生成を実現する。 - 特許庁

Each of the current cells comprises a current source and an internal logic gate, and the internal logic gate determines whether or not a current is to be outputted from the current source based on the rearranged data.例文帳に追加

各電流セルは、電流源と内部論理ゲートをそれぞれ備え、内部論理ゲートが、該再配列データに基づいて、電流源に電流を出力させるか否かを決定する。 - 特許庁

To improve the productivity and maintenance of a system by independently generating a screen information and a business logic composing the screen, to facilitate reuse of the business logic.例文帳に追加

画面の生成と、画面を構成するビジネスロジックとを分離して作成して、ビジネスロジックの再利用を容易にすることにより、システムの生産性および保守性をより向上させる。 - 特許庁

The physical layer receives a transport data block in which a MAC header in relation to a selected logic channel associated with a specific TrCH and logic channel data are included.例文帳に追加

物理層は、特定のＴｒＣＨに関連した選択された論理チャネルに対するＭＡＣヘッダおよび論理チャネルデータが伝送ブロックに含まれるような伝送用データのブロックを受信する。 - 特許庁

The device also includes a processing logic configured so as to generate the measurement report on the basis of the error rate and a transmission logic configured so as to transmit the measurement report.例文帳に追加

この装置はまた、誤り率に基づいて測定レポートを生成するように構成された処理ロジックと、この測定レポートを送信するように構成された送信ロジックとを含む。 - 特許庁

To verify a logic circuit by cooperative operation between hardware and software, in a cooperative simulator, simulating the logic circuit of a semiconductor integrated circuit.例文帳に追加

本発明の課題は、半導体集積回路の論理回路をシミュレーションするする装置に関し、特に、ハードウェアとソフトウェアとの協調動作によって論理回路を検証することを目的とする。 - 特許庁

A logic operation circuit performs a logic operation using data read from the second memory cell and data held in the data latch circuit as input value and outputs third data as an operation value.例文帳に追加

論理演算回路は、第２のメモリセルから読み出されたデータとデータラッチ回路に保持されたデータとを入力値とした論理演算を実行して第３データを演算値として出力する。 - 特許庁

When another sensor controller is connected to the inter-unit connector, the sensing data can be transmitted between the programmable logic circuit and the programmable logic circuit of another sensor controller.例文帳に追加

ユニット間コネクタに他のセンサコントローラが接続されたときに、プログラム可能な論理回路と当該他のセンサコントローラのプログラム可能な論理回路との間でセンシングデータの伝送を行うことができる。 - 特許庁

When another sensor controller is connected to the inter-unit controller, the sensing data can be transmitted between the programmable logic circuit and the programmable logic circuit of the other sensor controller.例文帳に追加

ユニット間コネクタに他のセンサコントローラが接続されたときに、プログラム可能な論理回路と当該他のセンサコントローラのプログラム可能な論理回路との間でセンシングデータの伝送を行うことができる。 - 特許庁

In this configuration, while the data bit supplied to the bit line 211 is set to be low amplitude logic (VddL, Gnd), the data bit in the memory circuit 120 is kept to be high amplitude logic (VddH, Gnd).例文帳に追加

この構成において、ビット線２１１に供給するデータビットを低振幅論理（ＶddL、Ｇnd）とする一方、メモリ回路１２０では、データビットを高振幅論理（ＶddH、Ｇnd）で保持させる。 - 特許庁

To provide a reconfigurable logic block, a programmable logic circuit device therewith and a technology mapping method which implement a small device area and a low power consumption.例文帳に追加

デバイスの小面積化と低消費電力化を実現することが可能なリコンフィギュラブルロジックブロック、並びにこれを用いたプログラマブル論理回路装置、及び、テクノロジマッピング方法を提供する。 - 特許庁

To provide a level shift circuit which constitutes a circuit for delivering a signal from a logic circuit of a low power supply voltage to a logic circuit of a high power supply voltage at a low consumption current in a small area.例文帳に追加

低い電源電圧の論理回路から高い電源電圧の論理回路へ信号を授与する回路を低消費電流で、小面積に構成するレベルシフト回路を提供する。 - 特許庁

To provide a programmable logic circuit device capable of improving area efficiency by removing redundancy of a logic circuit and to provide a circuit deciding method of the device.例文帳に追加

論理回路の冗長性を排除することで、面積効率を高めることが可能なプログラマブル論理回路装置およびその回路決定方法を提供することを目的とする。 - 特許庁

To provide a logic simulation device, a logic simulation method, and a computer readable recording medium with a simple composition and superior in both verification accuracy and verification processing speed.例文帳に追加

簡易な構成で検証精度および検証処理速度のいずれについても優れた論理シミュレーション装置、論理シミュレーション方法、およびコンピュータ読み取り可能な記録媒体を提供する。 - 特許庁

The logic GND line 5 of the substrate 21 is formed of the first layer wiring layer and a logic power supply line 4 is formed of a second layer wiring layer through an insulation layer.例文帳に追加

記録ヘッド用基体２１のロジック用ＧＮＤライン５が１層目の配線層で形成され、ロジック用電源ライン４は絶縁層を介して２層目の配線層で形成されている。 - 特許庁

The two voltages are set so as to be equal at a given temperature, and a comparator generates a signal changing from logic level "High" to logic level "Low" at the given temperature.例文帳に追加

これら２つの電圧は或る所与の温度で等しくなるように設計され、比較回路はその所与の温度で論理レベル「ハイ」から論理レベル「ロー」へと変化する信号を生成する。 - 特許庁

A measurement circuit addition section 4 generates a logic circuit for simulation operation by adding a measurement circuit to a given number of flip-flops from the higher side of the electric power effect degree to a logic circuit.例文帳に追加

計測回路追加部４は、論理回路に対して、電力影響度が高い方から所定数のフリップフロップに対して計測回路を追加し模擬動作用論理回路を生成する。 - 特許庁

The control logic to be built in the controller is mounted on a simulator person computer 10 for simulating the controller, and a plant model logic 21 is mounted on a simulator personal computer 20 for plant model.例文帳に追加

制御装置模擬用シミュレーターパソコン１０には、制御装置に組み込む制御用ロジックを搭載しており、プラントモデル用シミュレーターパソコン２０にはプラントモデル用ロジック２１を搭載している。 - 特許庁

Further, inside the minimum operation voltage detection circuit 11a, an output comparator circuit 21c connected to the first sample logic circuit 22a and the second sample logic circuit 22b is provided.例文帳に追加

更に、最小動作電圧検出回路１１ａ内には、第１サンプル論理回路２２ａ及び第２サンプル論理回路２２ｂに接続された出力比較回路２１ｃが設けられている。 - 特許庁

To reduce in size an obtained semiconductor integrated circuit by enhancing an area efficiency of a logic circuit module of the case of realizing various type logic gates in an FPGA or a short period type gate array.例文帳に追加

ＦＰＧＡや短期間型ゲートアレイにおいて種々の論理ゲートを実現した場合の論理回路モジュールの面積効率を高くして、得られる半導体集積回路の小型化を図る。 - 特許庁

Thus, gate circuits 21_1 to 21_n are kept closed, and a through current of a logic circuit 22 by unstable signals SIG1 to SIBn from the logic circuit 10 is prevented.例文帳に追加

これにより、ゲート回路２１_１〜２１_ｎは閉じられたままとなり、論理ブロック１０からの不安定な信号ＳＩＧ１〜ＳＩＢｎによる論理回路２２の貫通電流が防止できる。 - 特許庁

A full latch circuit 104 transfers data to the first stage 110 of the combinational logic circuit and a full latch circuit 106 transfers data to the second stage 112 of the combinational logic circuit.例文帳に追加

フルラッチ回路１０４は、組み合わせ論理回路の第１ステージ１１０にデータを転送し、フルラッチ回路１０６は、組み合わせ論理回路の第２ステージ１１２にデータを転送する。 - 特許庁

In the first and third logic circuits 23, 29 and the SRAMs, a power supply is broken as needed, and power is constantly supplied to the second logic circuit 26 and the SRAM.例文帳に追加

第１及び第３の論理回路２３，２９とそのＳＲＡＭは必要に応じて電源が遮断され、第２の論理回路２６とそのＳＲＡＭは常に電源供給がなされる。 - 特許庁

If either one of main latch data of the page buffer is logic "H", the internal output line is driven by ground voltage regardless of the logic states of the residual main latch data.例文帳に追加

前記内部出力線は、前記ページバッファのメインラッチデータのいずれか一つが論理“Ｈ”であると、前記ページバッファの残りメインラッチデータの論理状態にかかわらず、接地電圧に駆動される。 - 特許庁

A programmable logic IC 31 which is formed separately from a display 13, programs its own logic circuit according to a program read from a ROM 20 which is provided in the display 13.例文帳に追加

ディスプレイ１３とは別体に形成されるプログラマブルロジックＩＣ３１は、ディスプレイ１３に設けられたＲＯＭ２０から読み出したプログラムに従って、自らの論理回路をプログラムする。 - 特許庁

To provide a simulation method capable of reducing the time to verify the logic operations of LSI by automatically creating a data input/output circuit between an untimed operation model and a mounted logic circuit.例文帳に追加

アンタイムド動作モデルと実装された論理回路間のデータの入出力回路を自動作成し、ＬＳＩの論理動作の検証時間を削減可能なシミュレーション方法を提供する。 - 特許庁

Since a logic supply voltage Vdd relative to the reference potential V3 lowers the same as the reference potential V3, the logic supply voltage Vdd is fixed from a viewpoint of the reference potential V3.例文帳に追加

基準電位Ｖ３に対するロジック電源電圧Ｖｄｄは、基準電位Ｖ３と同じだけ低下していくので、基準電位Ｖ３から見たロジック電源電圧Ｖｄｄは固定される。 - 特許庁

The novel family of the pseudo NMOS static logic gate 10 is provided for using feedback from a shared output node 22 for improving the response and application possibility of the static logic gate 10.例文帳に追加

スタティック論理ゲート(10)の応答と適用可能性を向上させるために共有出力ノード(22)からのフィードバックを使用する、擬似NMOSスタティック論理ゲート(10)の新規なファミリーが提供される。 - 特許庁

In an LSI analysis device 300, a logic element pair extraction part 302 extracts an unselected logic element pair when an input part 301 inputs circuit description information 302.例文帳に追加

ＬＳＩ解析装置３００は、入力部３０１により回路記述情報３２０が入力されると、論理素子ペア抽出部３０２により未選択の論理素子ペアを抽出する。 - 特許庁

The content of logic operation between each layer can be set by using the layer window, and an image synthesis part 88 generates a result image, acquired by executing the set logic operation.例文帳に追加

また、レイヤウインドウを用いることにより、各レイヤ間の論理演算の内容が設定可能であり、画像合成部８８は、設定された論理演算を実行した結果画像を作成する。 - 特許庁

The ID aliasing logic replaces that prescribed identifier with the original transaction identifier removed previously to be returned to an appropriate master logic unit.例文帳に追加

スレーブ論理ユニットからの応答転送のためには、ＩＤエイリアシング論理が、除去済みの元のトランザクション識別子により所定の識別子を置換えてから、適当なマスタ論理ユニットへ返送する。 - 特許庁

To provide an asynchronous logic circuit verification device which can perform logic verification in a state close to a real machine without a setting constraint such as clock frequency and its method, and a program.例文帳に追加

クロック周波数などの設定制約がなく、実機に近い状況で論理検証を行うことが可能な非同期論理回路検証装置およびその方法、並びにプログラムを提供する。 - 特許庁

The intermediate signal lines are set as inputs to the logic circuit, and the logic circuit outputs a signal indicating whether or not at least two of the plural input signal lines are set.例文帳に追加

中間信号線は論理回路への入力であり、論理回路は、複数の入力信号線のうち少なくとも２つがセットされているか否かを示す信号を出力する。 - 特許庁

Transistors included in a control circuit (CTL) in a DRAM core (DM) are constituted of logic transistors formed by the same production process as a logic formed on the same semiconductor substrate.例文帳に追加

ＤＲＡＭコア（ＤＭ）内における制御回路（ＣＴＬ）に含まれるトランジスタを同一半導体基板上に形成されるロジックと同一製造プロセスで形成されるロジックトランジスタで構成する。 - 特許庁

A logic circuit 313 changes the line size of the cache line based on the number of cache hit times (register 390) and the number of line re-access times (logic circuit 350) and stores it in a register 301.例文帳に追加

論理回路３１３は、これらキャッシュヒット回数（レジスタ３９０）とライン再アクセス回数（論理回路３５０）とに基づいて、キャッシュラインのラインサイズを変更し、レジスタ３０１に格納する。 - 特許庁

To provide a logic circuit having logic gates with two serially connected resonance tunnelling elements which is configured without using a transistor in an input element and can perform a fast operation.例文帳に追加

２つの共鳴トンネル素子を直列に接続した論理ゲートを有する論理回路において、入力素子にトランジスタを用いることなく構成して高速動作を可能とする。 - 特許庁

To enable a user to efficiently perform logic simulation and analysis without paying any attention to a troublesome procedure and operation regarding the logic simulation.例文帳に追加

論理シミュレーションシステムに関し、ユーザに対し、論理シミュレーションに関する面倒な手順や操作を意識することなくシミュレーションの実行及び解析を容易に且つ効率的に行えるようにする。 - 特許庁