「LOGIC」に関連した英語例文の一覧と使い方(59ページ目) - Weblio英語例文検索

The stuck lock detector is a logic circuit utilizing an output signal of a phase detector and one of the delayed clocks, and causes the phase detector to be reset depending on a result of a logic operation.例文帳に追加

スタックロック検出器は位相検出器の出力信号と前記遅延クロックのうち１つを利用した論理回路であり、論理演算の結果で位相検出器をリセットさせる。 - 特許庁

An FF 122 at a final stage of the IF with the memory 110 is shared by the system logic section 120 and a test logic section 130 to eliminate the need of arranging a selector just before the memory.例文帳に追加

メモリ１１０とのＩ／Ｆとなる最終段のＦＦ１２２をシステムロジック部１２０とテストロジック部１３０とで共有し上記メモリの直前へのセレクタの配置を排除した。 - 特許庁

In one chip LSI with a logic region and a memory region, a passivation film of a chip surface has a two-layer structure (64, 65) in the memory region and a one-layer structure (65) in the logic region.例文帳に追加

ロジック領域及びメモリ領域を有する１チップＬＳＩにおいて、チップ表面のパッシベーション膜が、メモリ領域で２層構造（６４、６５）、ロジック領域で１層構造（６５）である。 - 特許庁

When allocating a logic device, whether the start/stop of a disk drive to be allocated can be controlled is determined in accordance with attributes such as the use of the logic device to decide a disk drive of an allocation destination.例文帳に追加

論理デバイス割り当て時に、その論理デバイスの用途等の属性に応じて、割当対象のディスクドライブの起動停止制御可否を判定し、割当先ディスクドライブを決定する。 - 特許庁

In the case a single dummy cell fails to realize a modified logic cell, examination is performed to find out if a combination of detected dummy cells can realize a modified logic cell function, at step S9.例文帳に追加

単独のダミーセルで修正論理セルを実現できない場合には、検索されたダミーセルを組み合わせることにより修正論理セルの機能を実現できるかを調べる（Ｓ９）。 - 特許庁

To provide a virtual computer system which has no influence on other logic sections in the event of an exception in an OS operating on a logic section while suppressing overheads.例文帳に追加

論理区画上で稼動するＯＳで例外が発生した場合に、オーバーヘッドの発生を抑制しながら他の論理区画に影響を与えることのない仮想計算機システムを提供する。 - 特許庁

The logic circuit LC can be surely operated in response to the leading edge of the input signal Sin, and the RS flip-flop FF1 is reset in response to the output signal Sout of the logic circuit LC.例文帳に追加

入力信号Ｓ_inの立ち上がりエッジに応じて論理回路ＬＣが確実に動作でき、当該論理回路ＬＣの出力信号Ｓ_out に応じてRSフリップフロップFF１がリセットされる。 - 特許庁

To drastically reduce violation in timing analysis after a layout design to drastically reduce a period of layout correction in a logic circuit and a rework of a logic design stage.例文帳に追加

レイアウト設計後のタイミング解析における違反を大幅に削減し、論理回路におけるレイアウト修正の期間、および論理設計段階への手戻り回数を大幅に削減する。 - 特許庁

The signal processing system/game machine includes an external memory 25 for storing various data such as an image data and a sound data supplied to a graphic logic 6 and a sound logic 7 of the signal processing system.例文帳に追加

信号処理システムのグラフィックス用ロジック６と及び音声用ロジック７に供給する画像データ及び音声データ等の各種データが格納された外部メモリ２５を備える。 - 特許庁

A PWM output section 13 outputs the first drive pulse signal having a positive logic from an amplifier 13a, and outputs the second drive pulse signal having a negative logic from an inverting amplifier 13b.例文帳に追加

ＰＷＭ出力部１３は、増幅器１３ａから正論理の第１の駆動パルス信号を出力し、反転増幅器１３ｂから負論理の第２の駆動パルス信号を出力する。 - 特許庁

A logic estimating part 13 estimates the control logic of the inside part of the controller based on the input and output information from the time-sequential data file 11 and the information from the design information data base 12.例文帳に追加

論理推定部１３は、時系列データファイル１１からの入出情報と設計情報データベース１２からの情報に基づいて、制御装置内部の制御論理を推定する。 - 特許庁

A hierarchy management section 5 manages hierarchical data information indicating hierarchical logic circuit information and hierarchy-related information indicating the vertical hierarchical relation among the hierarchical logic circuit information.例文帳に追加

階層管理部5は階層論理回路情報を示す階層データ情報，各階層論理回路情報間の上下の階層関係を示す階層関連情報の管理を行う。 - 特許庁

To suppress that an influence range of a transaction or a failure runs to a range larger than a logic section when logically dividing a common resource such as a processor bus by a logic division mechanism for use.例文帳に追加

論理分割機構によりプロセッサバス等の共通資源を論理分割して使用している場合、トランザクションや障害の影響範囲が論理区画よりも広範囲に及ぶことを抑える。 - 特許庁

To provide a self diagnostic apparatus enabling the verification of other logic circuits, without being influenced by even a failure happening in a part of a logic circuit during self diagnosing.例文帳に追加

自己診断中に、一部の論理回路に不具合が生じた場合でも、この影響を受けることなく他の論理回路の検証を可能にした半導体回路の自己診断装置を提供する。 - 特許庁

A film 4 for preventing the diffusion of H_2O is formed at least between the multilayer wiring of the logic area and an element forming layer 1 of the logic area.例文帳に追加

少なくともロジック領域の多層配線層と、ロジック領域の素子形成層１との間に、ロジック領域内へのＨ_２Ｏの拡散を防止する拡散防止膜４が形成されている。 - 特許庁

The decision block provides an output that is at the same logic level as that of the previous output of the decision block, when the two data inputs are not at expected logic levels during normal operating conditions.例文帳に追加

正常動作状態の間、２つのデータ入力が期待論理レベルではない場合、決定ブロックは以前の決定ブロックの出力と同じ論理レベルである出力を提供する。 - 特許庁

To form a silicide layer only at a logic part with no additional photolithography processes which uses a new photomask, when forming a memory cell part and a logic part on the same semiconductor substrate.例文帳に追加

同一半導体基板上にメモリセル部とロジック部とを形成する場合、新たなフォトマスクを用いたフォトリソグラフィ工程を追加することなく、ロジック部のみにシリサイド層を形成する。 - 特許庁

In a wire harness connecting the control with a controlled machine, a controlling logic circuit equipped to the wire harness is dynamically reconstituted, so as to operate while creating a required logic constitution.例文帳に追加

制御元と制御対象機械を結ぶワイヤーハーネスにおいて、自身が具備する制御用論理回路をダイナミックに再構成して、必要論理構成を生成しつつ動作する。 - 特許庁

An IC logic circuit formed on the semiconductor substrate 1 is interconnected through the Ti film 4 and the IC logic circuit, other semiconductor elements and the thin film capacitor 12 are interconnected through an Al interconnection.例文帳に追加

半導体基板１に形成されたＩＣロジック回路の配線をＴｉ膜４で行い、ＩＣロジック回路と他の半導体素子および薄膜コンデンサ１２の配線をＡｌ配線で行う。 - 特許庁

The read amplifier 351 judges that write/read of data for the plurality of bits is normally performed when a logic level of degenerate data coincides with a logic level of the expected value data TADD9.例文帳に追加

リードアンプ３５１は、縮退データの論理レベルが期待値データＴＡＤＤ９の論理レベルと一致するとき、この複数ビットに対するデータの書込／読出は正常に行われたと判定する。 - 特許庁

The exemplary system 100 may also include a state logic 140 that stores frequency divisors that facilitate selecting and tracking output signals provided by the selection logic 130.例文帳に追加

例示的なシステム100は、また、選択ロジック130によって提供された出力信号の選択及び追跡を容易にする、周波数除数を格納する状態ロジック140を備えることができる。 - 特許庁

To optimize processing by allowing a user to modify a programmable logic circuit when a processing content is modified by a user side, in a data processing terminal mounted with the programmable logic circuit.例文帳に追加

プログラマブル論理回路を実装したデータ処理端末において、ユーザー側で処理内容が変更した場合、ユーザーがプログラマブル論理回路を変更し、処理の最適化を図ることを実現する。 - 特許庁

Thus, just by changing the logic state of the signal Q2, the source clock signal CLK1 and the 1/2 frequency divided clock signal CLK(1/2) are selectively outputted from a logic circuit 5.例文帳に追加

従って、信号Ｑ２の論理状態を変えるだけで、論理回路５から原クロック信号ＣＬＫ１と１／２分周クロック信号ＣＬＫ（１／２）を選択的に出力させることができる。 - 特許庁

To prevent inconvenience affecting a logic programmable device and a peripheral circuit even when inconvenient circuit construction data passes through a conventional security mechanism and is inputted into the logic programmable device.例文帳に追加

たとえ不都合な回路構成データが従来のセキュリティメカニズムを通過し、論理プログラマブルデバイスに入力されたとしても、当該デバイスおよび周辺回路に不具合を及ぼすことを防ぐ。 - 特許庁

To provide an improved method for fabricating memory cell, logic device and strap cell in which a decoupled logic device can be formed while enhancing chemical-mechanical planarization.例文帳に追加

改良されたメモリセル、論理デバイス及びストラップセルの製造方法であって、化学的−機械的平坦化を向上し、そして論理デバイスをデカップル式に形成するような方法を提供する。 - 特許庁

The semiconductor integrated circuit includes a user logic circuit 20 to be used by a user and a test mode generation circuit 30 for generating a test mode selection signal TM for the user logic circuit 20.例文帳に追加

ユーザが使用するユーザロジック回路２０と、そのユーザロジック回路２０に対するテストモード選択信号ＴＭを生成するテストモード生成回路３０を有する半導体集積回路である。 - 特許庁

To suppress the occurrence of clock skew at the time of logic simulation concerning the logic circuit of gated clock design.例文帳に追加

ゲーテッドクロック設計された論理回路についての論理シミュレーション時におけるクロックスキューの発生を抑制する論理シミュレーション用ディレイ情報を生成する生成装置及び生成方法を提供する。 - 特許庁

In order to operate a gated clock designed logic circuit correctly as specified, a timing restriction imposed to an enable logic for controlling clock signal supply must be satisfied.例文帳に追加

ゲーテッドクロック設計された論理回路が仕様通り正しく動作するためには、クロック信号の供給を制御するイネーブル論理に課されるタイミング制約を満たすことが必要である。 - 特許庁

As a result, the voltage of 3.3 V outputted from the switching regulator 3 as an inherent power source through the TR 39 is supplied to the logic circuit 15 as a driving voltage of the logic circuit 15.例文帳に追加

これにより、本来の電源であるスイッチングレギュレータ３からＴＲ３９を通じて出力される3.3Vの電圧が、ロジック回路１５の駆動電圧としてロジック回路１５に供給される。 - 特許庁

The latch 270 allows the input from the selector 220, while the enable is at the logic H and holds an input immediately prior to an enable signal, when the enable signal is shifted to logic L.例文帳に追加

ラッチ２７０は、イネーブル信号が論理Ｈにある間に選択器２２０からの入力を通し、イネーブル信号が論理Ｌに遷移するとその直前の入力を保持する。 - 特許庁

Related to connection to other cells such as a random logic 20, a violation in the design rule is avoided from occurring between a via contact of the random logic 20 and the via contact 4 of the function macro 2.例文帳に追加

ランダムロジック２０等の他のセルとの接続においてランダムロジック２０のヴィアコンタクトと機能マクロ２のヴィアコンタクト４との間でデザインルールの違反が起こることを避けることができる。 - 特許庁

Thus, various delay states are prepared in the logic simulation stage of the RTL31 prior to logic synthesis, and to accurately and efficiently perform the operation verification of the asynchronous circuit.例文帳に追加

これにより、論理合成前のＲＴＬ３１の論理シミュレーション段階で各種遅延状態を作り出し、非同期回路の動作検証を精度良く効率的に行うことができる。 - 特許庁

Therefore, the reference potential VRD is switched in accordance with the logic level of the input signal VI of the preceding cycle, thereby accurately discriminating the logic level of the input signal VI.例文帳に追加

したがって、前サイクルの入力信号ＶＩの論理レベルに応じて参照電位ＶＲＤを切換えるので、入力信号ＶＩの論理レベルを正確に判定することができる。 - 特許庁

Inverters INV1 and INV4 generate a reference signal R and a correction object signal H based on an input positive logic signal Pin and an input negative logic signal Nin.例文帳に追加

インバータＩＮＶ１およびＩＮＶ４は、入力正論理信号Ｐｉｎおよび入力負論理信号Ｎｉｎに基づいて、基準信号Ｒおよび補正対象信号Ｈを生成する。 - 特許庁

A logic cone extraction means 23 performs a symbol simulation from the object code 15 in reference to the corresponding information 13 and the compile information 16 to extract a logic cone 17.例文帳に追加

論理コーン抽出手段２３は、対応情報１３及びコンパイル情報１６を参照して、オブジェクトコード１５から、シンボルシミュレーションを行って、論理コーン１７を抽出する。 - 特許庁

The customer is required to supply all of the transmit logic, receive logic, and timing recovery in order to use the CSU, whereas a digital service unit DSU performs these functions. 例文帳に追加

カストマはCSUを使うために,送信論理,受信論理,およびタイミング回復のすべてを提供することが必要であるが,ディジタル回線終端装置DSUはこれらの機能を実行する. - コンピューター用語辞典

According to the connection configuration of the programmable logic controllers 100, 104 connected to the USB ports 201-203, the programmable logic controllers 100, 104 and the computer 200 are connected.例文帳に追加

ＵＳＢポート２０１〜２０３に繋がれたプログラマブルロジックコントローラ１００、１０４の接続形態に従って、プログラマブルロジックコントローラ１００、１０４とコンピュータ２００とが接続される。 - 特許庁

To provide a logic circuit synthesizing device for reducing the number of nodes of a BDD, and for reducing the scale of a logic circuit to be synthesized by the BDD.例文帳に追加

ＢＤＤのノード数を削減することが可能であり、ＢＤＤから合成される論理回路の規模を縮小することが可能な論理回路合成装置を提供すること。 - 特許庁

To provide an NMOS logic gate with lower power than that of an ECL gate at a higher speed than that of a CMOS gate, that can be in use in a hybrid form with them and to provide a semiconductor device using the logic gate.例文帳に追加

ＥＣＬゲートより低電力で、ＣＭＯＳゲートより高速で、両者と混在して使用可能なＮＭＯＳの論理ゲート、それを用いた半導体装置を提供する。 - 特許庁

A logic circuit 12a and a flip-flop FFa are formed in the signal processor, and a reversed logic circuit 12b and a reversed flip-flop FFb are formed in the reversed signal processor.例文帳に追加

信号処理部には論理回路部１２ａとフリップフロップＦＦａが設けられ、反転型信号処理部には反転型論理回路部１２ｂと反転型フリップフロップＦＦｂが設けられる。 - 特許庁

The operation state of logic for fast C&M data is estimated by monitoring the input/output situation of the fast C&M data, based on a transfer format of a CPRI from the outside of the logic for a CPRI interface.例文帳に追加

CPRIインターフェース用論理の外部からCPRIの転送フォーマットに基づいてfast C&Mデータの入出力状況を監視することにより、fast C&Mデータ用論理の動作状態を推定する。 - 特許庁

To provide a method and a device for logic verification which can verify logical equivalence even when the number of input ports of a low-layer block and the logic of an input port are different.例文帳に追加

下位階層ブロックでの入力ポート数及び入力ポートにおける論理が異なっていても論理的等価性を検証できる論理検証方法及び装置を得ることである。 - 特許庁

Signals IN 1 to IN M at a logic value '0' or '1' for a test operation are input to the input ends of a core 31 (an internal logic) from external terminals on the input side of an FB 30.例文帳に追加

ＦＢ３０の入力側の外部端子から試験動作のための論理値「０」又は「１」の信号ＩＮ＿１…Ｍが、コア部３１（内部ロジック）の入力端に入力される。 - 特許庁

When a decision result of a temporal logic formula decision device is true, a verification program interpreting part is driven to execute a verification program paired with a temporal logic formula which gets true.例文帳に追加

時相論理式判定装置の判定結果が真になった場合に、検証プログラム解釈部を駆動し、真になった時相論理式と対になっている検証プログラムを実行する。 - 特許庁

When a signal of logic level 1 reaches an external terminal 91 with a delay time, since a threshold of an input buffer circuit 22 is lower than that of an input buffer circuit 3, the input buffer circuit 22 provides an output of logic level 1 earlier to fix the output buffer circuit 1 to be a state of logic level 1.例文帳に追加

論理”１“の信号がディレータイムを有して外部端子９１に到達すると、入力バッファ回路２２は入力バッファ回路３よりもしきい値が低く設定されているため先に論理”１“を出力し、出力バッファ回路１を論理”１“の状態に固定する。 - 特許庁