「LOGIC」に関連した英語例文の一覧と使い方(60ページ目) - Weblio英語例文検索

To provide a programmable logic circuit apparatus in which configuration version information is recognized only by hardware without interposing a CPU to specify the logic circuit configuration of a programmable logic circuit, and to decide operation possibility thereof when carrying out the configuration of circuit information after a power source is turned on.例文帳に追加

ＣＰＵを介することなく、電源投入後の回路情報のコンフィグレーション実行時に、ハードウェアのみで構成副版情報を認識してプログラマブル論理回路の論理回路構成の特定及びその動作可否を判断することができるプログラマブル論理回路装置を提供する。 - 特許庁

According to such a configuration, an output current of the logic gate 10 of the previous stage is caused to flow to a connection between the resonance tunnelling elements RTD_21 and RTD_22 of the logic gate 20 of the post stage through the capacitor Cc, and by the output current, an output voltage of the logic gate 20 of the post stage can be switched.例文帳に追加

このような構成により、前段の論理ゲート１０の出力電流がコンデンサＣｃを介して後段の論理ゲート２０の共鳴トンネル素子ＲＴＤ２１、ＲＴＤ２２の接続点に流れ、これによって後段の論理ゲート２０の出力電圧をスイッチングさせることができる。 - 特許庁

This normal space construction support device 3 inputs observation data (S102), converts the data into normal data (S104), constructs a normal space by expressing a logic sum of the normal data as a logic function (S105), and displays a size change of the logic function to the observation data (S106).例文帳に追加

正常空間構築支援装置３は、観測データを入力し（Ｓ１０２）、正常データへ変換し（Ｓ１０４）、正常データの論理和を論理関数として表現して正常空間を構築し（Ｓ１０５）、観測データに対する論理関数のサイズの変化を表示する（Ｓ１０６）。 - 特許庁

Time division transfer sets a data signal or the like wherein a clock signal or a reset signal is excluded from a target of the time division transfer as a transfer target, and the logic verification device operates a clock of the large-scale logic when the time division transfer ends, and reflects transferred data in a register of the large-scale logic.例文帳に追加

時分割転送は、クロック信号やリセット信号を時分割転送の対象から除外した、データ信号等を転送対象とし、時分割転送が終了した時に大規模論理のクロックを動作させ、転送したデータを本来の大規模論理のレジスタに反映させる。 - 特許庁

Besides, based upon the call originating side ICS logic terminal and the external IP packet, a transmitting side access controller forms an internal packet and based upon ICS logic terminal identification information of an incoming internal packet, a call incoming side access controller determines a call incoming side ICS logic terminal.例文帳に追加

また、発信側のＩＣＳ論理端子と外部ＩＰパケットを基に、送信側のアクセス制御装置が内部パケットを形成し、着信側のアクセス制御装置が、着信した内部パケットのＩＣＳ論理端子識別情報を基に着信側ＩＣＳ論理端子を決定する。 - 特許庁

An output control circuit 27 acquires detected temperature data of variable logic elements 20, 21 by temperature detector units 10, 11, and sets the logic elements 20, 21 to high output impedance states, when excessively large currents flow in the logic elements 20, 21 to excessively raise their temperatures.例文帳に追加

出力制御回路２７は、温度検出ユニット１０、１１が検出した可変論理素子２０、２１の温度データを取得し、可変論理素子２０、２１に過大な電流が流れて、その温度が過剰に上昇した場合、その可変論理素子２０、２１の出力を、ハイインピーダンス状態にする。 - 特許庁

To perform only the logic verification of design data described in a logic description language to dispense with the verification of design data described in a net list by conforming the handling of an indefinite value between the design data described in the logic description language and the design data described in the net list.例文帳に追加

論理記述言語で記述された設計データとネットリストで記述された設計データとで不定値の取り扱いを同じにすることにより、論理記述言語で記述された設計データの論理検証のみを行い、ネットリストで記述された設計データの検証を不要にすることを課題とする。 - 特許庁

Logic circuits 14-1 to 14-7 perform a prescribed logical operation on the basis of the signals 102 to 106, and defines an output 108-n of a logic circuit 14-n as 1 and outputs of the other logic circuits as 0 if an error is included in the n-th bit (1 ≤ n ≤ 7) of the received code 100.例文帳に追加

論理回路１４−１〜１４−７は、信号１０２ 〜１０６ に基づいて所定の論理演算を行い、受信符号１００ のｎビット目（１≦ｎ≦７）に誤りが含まれる場合には論理回路１４−ｎの出力１０８−ｎ を１とし、その他の論理回路は出力を０とする。 - 特許庁

A description level optimizing section 6 retrieves whether or not the hierarchical logic circuit information contains the syntax of condition branching processing and inserts dummy circuit description into the hierarchical logical information of the adjacent hierarchy so that a logic analyzing section 7 may perform logic analysis on the combination of input signals.例文帳に追加

記述レベル最適化処理部6は階層論理回路情報が条件分岐処理の構文を含むか否かの検索を行い、論理解析部7が入力信号「c1」,「c2」,「c3」の互いの組み合わせの論理解析を行えるようにダミーの回路記述を、隣接階層の階層論理情報へ挿入する。 - 特許庁

The semiconductor integrated circuit device comprises a logic block and an electric control circuit that controls power supplied to the logic block, wherein the electric control circuit is configured so that the minimum operation voltage required to retain data stored in the logic block at data retention mode is supplied.例文帳に追加

半導体集積回路装置は、論理ブロックと、論理ブロックに供給される電力を制御する電力制御回路と、を含み、電力制御回路は、データ保持モード時に論理ブロックに格納されたデータを保持するのに必要な最小の動作電圧を供給するように構成される。 - 特許庁

Image data read by a scanner are inputted directly to the image processing ASIC as an object of logic verification and output data outputted by the image processing ASIC having its logic to be verified are converted by the logic verifying device for the image processing ASIC into image data and are displayed.例文帳に追加

スキャナ装置により読み取った画像データを直接、論理検証の対象とする画像処理ＡＳＩＣに入力させ、論理検証に供する画像処理ＡＳＩＣが出力する出力データを、前記の画像処理ＡＳＩＣの論理検証装置が画像データに変換し表示させる。 - 特許庁

The logic verifying device 3 has a lower-layer black box constitution part 1 which constitutes the lower layer as the black box by inputting 1st and 2nd circuit descriptions and a logic verification part 2 which verifies the logic of the 1st and 2nd circuit descriptions in black box to detect illegal connection.例文帳に追加

論理検証装置３は、第１及び第２の回路記述を入力して下位階層をブラックボックス化する下位階層ブラックボックス化部１と、下位階層をブラックボックス化された第１及び第２の回路記述を論理検証して、接続不正を検出する論理検証部２と、を備える。 - 特許庁

The test pattern signal is further supplied from the programmable logic device 150 to a plurality of devices DUT to be tested, and output signals from the devices DUT to be tested are compared with the logical value in the programmable logic device 150, and the compared results are stored in the programmable logic device 150 as test results.例文帳に追加

テストパターン信号は、プログラマブルロジック装置１５０から、さらに複数の被試験デバイスＤＵＴに供給され、被試験デバイスＤＵＴからの出力信号は、プログラマブルロジック装置１５０で論理値と比較され、その比較結果は、試験結果として、プログラマブルロジック装置１５０に格納される。 - 特許庁

When an input signal that a logic circuit in a first chip requires is a signal necessary for a logic circuit in a second chip also in the integrated circuit multi-chip package/integrated circuit device, the input signal is transmitted to each of logic circuits in the first and second chips through a synchronization device at the same time.例文帳に追加

集積回路マルチチップパッケージ／集積回路装置では、第１チップのロジック回路に必要な入力信号が第２チップのロジック回路にも必要な場合に、同期化器を経由して、第１チップと第２チップそれぞれのロジック回路に同時に入力信号を伝達する。 - 特許庁

A means 1e arranges the non-logic cell to the site to be arranged, compares the arrangement state of the forbidden area with the pattern of the non-logic cell in the site containing the forbidden region, and arranges the non-logic cell merely to a site, where they do not interfere mutually.例文帳に追加

非論理セル配置手段１ｅは、被配置サイトに対して非論理セルを配置するとともに、禁止領域包含サイトのうち、禁止領域の配置状態と、非論理セルのパターンとを比較し、これらが相互に干渉しないサイトに対してのみ、非論理セルを配置する。 - 特許庁

A control circuit 4 for controlling an operation mode in the test for the logic circuit 2 and the DRAM 3 is provided on the same chip mounted with the logic circuit 2 and the DRAM 3, a scanning test mode is set in the burn-in test in the logic circuit 2, a burn-in test mode is set therein in the DRAM 3.例文帳に追加

ロジック回路２とＤＲＡＭ３が搭載される同一チップ上に、これらの試験時の動作モードを制御するためのコントロール回路４を設け、バーンイン試験時には、ロジック回路２についてはスキャン試験モードに設定させ、ＤＲＡＭ３についてはバーンイン試験モードに設定させる。 - 特許庁

A hierarchy conversion part 4 generates a converted hierarchy logic circuit 14 after conversion, a redundant fault detection part 5a prepares the old redundant fault list 15 of the old hierarchy logic circuit 12, and a redundant fault detection part 5b prepares the new redundant fault list 16 of the converted hierarchy logic circuit 14.例文帳に追加

階層変換部４は変換後階層論理回路１４を生成し、冗長故障検出部５ａは旧階層論理回路１２の旧冗長故障リスト１５を作成し、冗長故障検出部５ｂは変換後階層論理回路１４の新冗長故障リスト１６を作成する。 - 特許庁

To provide a method for transmitting data between two devices (D1, D2) which can restrain a clock line to an electric potential representing a logic value B opposite to a logic value A respectively using a clock line (CK) maintained at the default value of the logic value A and at least one data line (DT).例文帳に追加

論理値Ａのデフォルト値に維持されているクロック線（ＣＫ）と少なくとも一本のデータ線（ＤＴ）により、それぞれＡと反対の論理値Ｂを表す電位にクロック線を拘束することができる二つの装置（Ｄ１、Ｄ２）間でデータを送信するための方法を提供する。 - 特許庁

The waveform control part (12) has bits equivalent to a cycle, and generates waveform data (DW) in which the bits equivalent to a value of the pulse width data (DD) are set to a first logic value and the remaining bits are set to a second logic value so that the bits of the same logic value are scattered.例文帳に追加

波形制御部（１２）は、周期に相当する数のビットを有し、パルス幅データ（ＤＤ）の値に相当する数のビットが第１論理値に設定され且つ残りのビットが第２論理値に設定された波形データ（ＤＷ）を、同一の論理値のビットが分散されるように生成する。 - 特許庁

The programmable logic controller and programmable logic controller memory management method secures an instance storage area D1 of a POU in each memory of a PLC (that is, programmable logic controller), arranges an instance area d1 of the POU in the instance storage area and manages a memory of the PLC.例文帳に追加

ＰＬＣ（即ち、プログラマブルロジックコントローラ）のメモリ内においてＰＯＵのインスタンス格納領域Ｄ１をタスク毎に確保し、該インスタンス格納領域内に該ＰＯＵのインスタンス領域ｄ１を置いて、該ＰＬＣのメモリを管理するプログラマブルロジックコントローラおよびプログラマブルロジックコントローラメモリ管理方法である。 - 特許庁

This avoids collisions of signals between the logic elements 20, 21 and collision of signals between each logic circuit 20, 21 and an external device 1, thereby preventing excessively large currents from continuously flowing in the logic elements 20, 21 and the external device 1.例文帳に追加

このため、可変論理素子２０と可変論理素子２１との間の信号の衝突、及び、各可変論理素子２０、２１と外部装置１との間の信号の衝突、を回避できて、可変論理素子２０、２１及び外部装置１に過大な電流が流れ続けることを防止できる。 - 特許庁

A non-volatile memory 4 is provided with a range for housing a plurality of hardware logics of the system LSI, and a new hardware logic is downloaded through a general bus 8 and housed in the oldest hardware logic housing range in a condition that the last hardware logic is left.例文帳に追加

不揮発性メモリ４に、システムＬＳＩの複数のハードウェア論理を格納する領域を備え、新たなハードウェア論理を汎用バス８等を介してダウンロードして取り込み、直前のハードウエア論理を残した状態で新たなハードウエア論理を最も古いハードウエア論理の格納領域に格納する。 - 特許庁

The development support device includes a mechanism for writing "abnormality occurrence logic existence flag" in a ladder program in which an abnormal logic is integrated, and for rewriting the state of the flag with a state indicating that the abnormality occurrence logic exists and a state indicating that the abnormality occurrence log does not exist.例文帳に追加

開発支援装置には、異常ロジックが組み込まれたラダープログラム中に、当該ラダープログラム中に「異常発生ロジック存在フラグ」を書き込むと共に、このフラグの状態を、異常発生ロジックが存在することを示す状態と存在しない状態とに書き替えるための仕組みを設ける。 - 特許庁

The output state of a first logic circuit part 502 by an OR gate is changed according to the respective signals of the RD terminal and the WR terminal, and the output state of a second logic circuit part 503 by an AND gate is changed according to the respective output signals of the first logic circuit part 502 and the CS terminal.例文帳に追加

ＯＲゲートによる第１の論理回路部５０２は、ＲＤ端子及びＷＲ端子の信号により出力状態が変化し、ＡＮＤゲートによる第２の論理回路部５０３は第１の論理回路部５０２及びＣＳ端子の各出力信号により出力状態が変化する。 - 特許庁

Items are classified into a logic row from a connection relationship in a row direction of the smallest rectangular shape that is extracted from a slip image; logic rows that have sequentially the same row structure are put into a block; and blocks that have the same column structure are put into a unit of logic column between blocks that connect to the top and the bottom of a table.例文帳に追加

帳票イメージから抽出した最小矩形の行方向の接続関係から論理行に分類し、連続して同じ行構造を持つ論理行を１つのブロックにまとめ、表の上下に接続するブロック間で、同じ列構造を持つブロックを論理列の単位でまとる。 - 特許庁

In order to connect an IO cell to be connected to an external terminal, to a logic circuit, connection specifications of terminals of the IP cell and terminals of the logic circuit are inputted from the outside and circuit elements are automatically inserted between the IO cell and the logic circuit in accordance with the connection specifications.例文帳に追加

外部端子に接続されるＩＯセルを論理回路に接続するために、まず、外部からＩＯセルの端子と論理回路の端子との接続仕様が入力され、この接続仕様に応じて、ＩＯセルと論理回路との間に回路素子が自動的に挿入される。 - 特許庁

A basic arithmetic logic circuit in which an operation function and a storage function are integrated is constituted compactly using a ferroelectric device MFSFET, data transfer between a computing unit and a memory is localized in the basic arithmetic logic circuit, and a combination circuit is realized without an additional circuit by only wiring of the basic arithmetic logic circuit.例文帳に追加

強誘電体デバイスMFSFETを用いて演算機能と記憶機能を一体化した基本演算回路をコンパクトに構成し、演算器−メモリ間のデータ転送を基本演算回路内部に局所化すると共に、基本演算回路の結線のみによって付加回路なしで組合せ回路を実現する。 - 特許庁

By connecting signal output wiring of a logic circuit for power source supply to a power source in the vicinity of functional blocks, which are objects to be inspected via an analog switch, "H" logic is outputted from the logic circuit to a functional block to be inspected in which power source drop is forecasted.例文帳に追加

電源供給用のロジック回路の信号出力配線を検査対象の機能ブロックの周辺の電源にアナログスイッチを介して接続することにより、電源ドロップが予想される検査対象の機能ブロックに対して、ロジック回路から“Ｈ”論理を出力する。 - 特許庁

A list of remaining faults resulting from the fault simulations is fed back (step 207, 210) and a logic circuit on a gate level is corrected (step 211) in such a way as to divide the number of steps of combinational circuits after logic synthesis so as to easily increase the fault detection rate after the logic synthesis (step 208-212).例文帳に追加

また、故障シミュレーションの結果である残故障リストをフィードバックし（ステップ２０７，２１０）、論理合成後の組み合わせ回路段数を分割するように、ゲートレベルの論理回路を修正することで（ステップ２１１）、論理合成後の故障検出率を容易に向上させる（ステップ２０８〜２１２）。 - 特許庁

Furthermore, a sending side access control apparatus forms an internal packet based on a sending side ICS logic terminal and an external IP packet and a receiving side access control apparatus determines a receiving side ICS logic terminal based on the ICS logic terminal identification information of a received internal packet.例文帳に追加

また、発信側のＩＣＳ論理端子と外部ＩＰパケットを基に、送信側のアクセス制御装置が内部パケットを形成し、着信側のアクセス制御装置が、着信した内部パケットのＩＣＳ論理端子識別情報を基に着信側ＩＣＳ論理端子を決定する。 - 特許庁

A logic connection for data transfer and a logic connection for fault notice are established between a transmitter and a receiver and in the case that the receiver detects a fault during continuous transfer of data, the receiver makes a fault notice to a communication device through the logic connection for fault notice.例文帳に追加

送信装置と受信装置との間にデータ転送用の論理的接続と障害通知用の論理的接続を確立し、データの連続転送中に前記受信装置が異常を検出した場合、受信装置は障害通知用の論理的接続を介して通信装置に異常通知を行う。 - 特許庁

The CPU logic and the debug logic are formed by an FPGA (Field Programmable Gate Array) where an arbitrary logic can be written, and they are connected so as to cooperatively operate, there by achieving flexible response to the change in specifications of the CPU to be debugged on the user system.例文帳に追加

上記ＣＰＵ論理と、上記デバッグ論理とを、それぞれ任意の論理を書込み可能なＦＰＧＡによって形成し、且つ、それらが互いに協調して動作可能に結合することで、ユーザーシステム上のデバッグ対象ＣＰＵの仕様の変更に柔軟に対応できるようにする。 - 特許庁

Furthermore, if the low-order instruction extension condition exists, a part of a second arithmetic and logic unit component is extended by utilizing a block of the VLIW used for the second arithmetic and logic unit component by the first arithmetic and logic unit component usually.例文帳に追加

更に、下位命令拡張条件が存在するならば、通常は第１の算術論理ユニットコンポーネントによって第２の算術論理ユニットコンポーネントのために利用される超長命令語のブロックを利用することによって、第２の算術論理ユニットコンポーネント部分が拡張される。 - 特許庁

To provide a diagnostic device of an integrated circuit which simply imports to a MISR, results of such a low-speed logic part that a logic is not determined within 1 clock, when a failure detection test of an LSI is carried out at actual operating frequencies by using the MISR, and can detect a failure in the low-speed logic part.例文帳に追加

ＭＩＳＲを用いてＬＳＩの故障検出試験を実動作周波数で行う際に、１クロック以内で論理が決まらないような低速のロジック部の結果もＭＩＳＲに簡単に取込み、低速ロジック部の故障検出が可能な集積回路の故障診断装置を提供する。 - 特許庁

Next, digital control processing is performed while the 1st internal logic description in the array 106 is rewritten into 2nd internal logic description in an ineffective pixel period other than the effective pixel period and subsequently, digital image processing is performed while the 2nd internal logic description in the array 106 is rewritten into the 1st internal logic description again.例文帳に追加

次に、前記有効画素期間以外の無効画素期間においてフィールドプログラマブルゲートアレイ１０６の前記第１の内部論理記述を第２の内部論理記述に書き換えた状態でディジタル制御処理を行った後に、再びフィールドプログラマブルゲートアレイ１０６の前記第２の内部論理記述を前記第１の内部論理記述に書き変えた状態でディジタル画像処理を行う。 - 特許庁

A decision diagram is built for logic gates in a cutest to be obtained from target logic gates, the logic gates in a potential learning area in the topology are marked, justification vectors are acquired from the decision diagram for a predetermined Boolean value of the target logic gate, such logical interdependencies are determined and a representation of the logical interdependencies is stored in a storage device in the computer-aided design system.例文帳に追加

本発明は、目標論理ゲートから得られるカットセット内の論理ゲートに対し決定図を構築し、論理ネットワーク中の潜在的学習領域内の論理ゲートをマークし、正当化ベクトルを目標論理ゲートの所定のブール代数値の決定図から獲得し、論理的相互従属関係を判定し、その表現をコンピュータ支援設計装置の記憶装置に格納する。 - 特許庁

A motor controller 40 for controlling the shooting motor 50 has a signal conversion means for converting input signals inputted from a touch sensor 60, a shooting switch 70 and a shooting stop switch 80 into logic signals and a logic operation means which outputs a control signal for directing the drive or stop of the shooting motor 50 based on the result of the logic operation of the logic signals.例文帳に追加

発射モータ５０を制御するモータ制御装置４０は、タッチセンサ６０、発射スイッチ７０、発射停止スイッチ８０から入力される入力信号を論理信号に変換する信号変換手段と、論理信号の論理演算結果に基づいて、発射モータ５０の駆動あるいは停止を指示する制御信号を出力する論理演算手段を有している。 - 特許庁

When the 1553 self-checking logic writes data to the 1553 bus transceiver, the 1553 self-checking logic compares a first 1553 formatted message generated by the primary logic to a second 1553 formatted message generated by the secondary logic, and generates an error indication when the first 1553 formatted message does not match the second 1553 formatted message.例文帳に追加

１５５３自己検査論理が１５５３バストランシーバにデータを書き込むとき、１５５３自己検査論理は、一次論理によって生成された第１の１５５３フォーマット済みメッセージを、二次論理によって生成された第２の１５５３フォーマット済みメッセージと比較し、第１の１５５３フォーマット済みメッセージが第２の１５５３フォーマット済みメッセージと一致しないときに、エラー表示を生成する。 - 特許庁

Then, a logic circuit information combining means 14 combines a plurality of inputs of the logic circuit information and an input corresponded to by the don't care designation information, and an output state detecting means 15 detects the output state of the converted logic circuit information corresponding to the input state in which the output state value of the don't care designation information becomes logic '1'.例文帳に追加

続いて、論理回路情報の複数の入力とドントケア指定情報の対応する入力とを論理回路情報結合手段１４により結合させ、出力状態検出手段１５によりドントケア指定情報の出力状態値が論理“１”となる入力状態に対応する変換済論理回路情報の出力状態を検出する。 - 特許庁

In the case of performing logic simulation, the FPGA data stored in the magnetic disk 155 are loaded onto the logic device 120 through the switch 160, test data for logic verification stored in a magnetic disk 157 are applied to the logic device FPGA 120 through the memory 170, and processed results are stored as emulation results data in a magnetic disk 158 through the memory 170.例文帳に追加

論理エミュレーションを実施する場合はスイッチ１６０を経由して磁気デイスク１５５に格納したＦＰＧＡデータを論理デバイス１２０にロードし、磁気デイスク１５７に格納された論理検証のためのテストデータをメモリ１７０を介して、論理デバイスＦＰＧＡ１２０に印加し、処理した結果をメモリ１７０を介して磁気デイスク１５８にエミュレーション結果のデータとして格納する。 - 特許庁

The system which analyzes a logic encoder performance is characterized by including a sampler which obtains a build-up edge and a falling edge of a logic signal in a channel of the encoder, and a logic which judges a difference between one of a width, at least, one of other width, by judging two or more logic state widths using the build-up edge and falling edge.例文帳に追加

本発明の論理エンコーダ性能を解析するシステムは、エンコーダのチャネルの論理信号の立ち上がりエッジ及び立ち下がりエッジを獲得するサンプラと、立ち上がりエッジと立ち下がりエッジを利用して２つ又はそれより多い論理状態幅を判定し、幅の１つと幅の少なくとも他の１つ間の不同を判定する論理とを含むことを特徴とする。 - 特許庁

It is said that it can be summarized as 'the past and the future deny each other, but join together at the present and move from the present to the present' or 'the Logic of Topos' (locational logic) (the self is a true self when the self denies itself') which reinterprets 'the Logic of Sokuhi' (Superrational Logic) (an idea in Kongo-kyo Sutra that 'A is non-A and therefore is A') of Daisetsu SUZUKI in Western philosophy. 例文帳に追加

その要旨は「過去と未来とが現在において互いに否定しあいながらも結びついて、現在から現在へと働いていく」、あるいは、鈴木大拙の「即非の論理」（「Aは非Aであり、それによってまさにAである」という金剛経に通底する思想）を西洋哲学の中で捉え直した「場所的論理」（「自己は自己を否定するところにおいて真の自己である」）とも言われている。 - Wikipedia日英京都関連文書対訳コーパス

In a non-volatile logic circuit having a non-volatile data holding circuit at input/output connected to a data bus line in a logic circuit block that comprises a plurality of logic circuits and inputs and outputs data to and from the data bus line, an interface is allowed to have initialization data, and the logic circuit can be initialized quickly without using the data bus.例文帳に追加

複数の論理回路から構成され、データバス線との間においてデータの入出力が行われる論理回路ブロックであって、前記データバス線に接続された入出力部に不揮発性データ保持回路を有することを特徴とする不揮発性論理回路とすることで、初期化データをインターフェース部分に持たせ、データバスを用いずに短時間で論理回路を初期化することが可能となる。 - 特許庁

For signal wiring formed on each different wiring layer in order to interconnect a first logic element and a second logic element arranged on a semiconductor integrated circuit and interconnected through vias, timing analysis is performed between the first logic element and the second logic element (S02), an a decision is made whether a signal propagation delay time satisfies a specified reference value or not (S03, S04).例文帳に追加

半導体集積回路に配置される第１論理素子と第２論理素子を互いに接続するために、異なる配線層にそれぞれ形成され、且つビアを通して互いに接続する信号配線に対して、前記第１論理素子と前記第２論理素子間のタイミング解析をおこない（Ｓ０２）、信号伝播遅延時間が所定の基準値を満たすか否かを判定する（Ｓ０３、Ｓ０４）。 - 特許庁

The exchange logic (150) includes a logic for polling the personal devices (146) through the interface (133) to acquire personal device designation, a logic for comparing the personal device designation with the designation of many stored devices from a driver library and deciding a related personal device driver, and a logic for establishing a data transfer link with the personal devices (146) by using the related personal device driver.例文帳に追加

交換ロジック(150)は、パーソナル機器インターフェース(133)を介してパーソナル機器(146)をポーリングしてパーソナル機器指定を取得するためのロジックと、そのパーソナル機器指定をドライバライブラリからの多数の記憶された装置指定と比較して関連するパーソナル機器ドライバを決定するロジックと、その関連するパーソナル機器ドライバを用いてパーソナル機器(146)とのデータ転送リンクを確立するためのロジックとを含む。 - 特許庁