「LOGIC」に関連した英語例文の一覧と使い方(67ページ目) - Weblio英語例文検索

The first method further includes preventing a first of the select signals that is in the first logic state from being provided to the multiplexer until the other select signals are in a second logic state.例文帳に追加

第１の方法は、他の選択信号が第２の論理状態になるまで、第１の論理状態にある第１の選択信号がマルチプレクサに供給されることを防止することをさらに含む。 - 特許庁

The image sensor includes: a first substrate where a photodiode cell is formed; a second substrate where a logic circuit section is formed; and a connection electrode for electrically connecting the photodiode cell to the logic circuit section.例文帳に追加

本発明によるイメージセンサは、フォトダイオードセルが形成された第１基板と、ロジック回路部が形成された第２基板と、フォトダイオードセルとロジック回路部とを電気的に連結させる連結電極とを含む。 - 特許庁

A logic circuit includes additional upper and lower MOS transistors for coupling external voltage supplies to internal voltage nodes instead of using PN diodes to clamp internal voltage at a level capable of maintaining data in the logic circuit.例文帳に追加

ＰＮダイオードの代わりに上部および下部のＭＯＳトランジスタを追加することにより、外部電圧源を内部電圧ノードに結合し、論理回路でデータを維持できるレベルへと内部電圧をクランプする。 - 特許庁

To obtain a semiconductor device and its manufacturing method in which a mass-storage memory and a highly integrated logic circuit can be combined in the semiconductor device having the semiconductor memory and the logic circuit.例文帳に追加

半導体メモリと論理回路とを有する半導体装置において、大容量のメモリと高い集積度の論理回路とを混載することができる半導体装置及びその製造方法を提供する。 - 特許庁

The output comparator circuit 21c compares the output signals of the first sample logic circuit 22a and the second sample logic circuit 22b and outputs the compared result to the charge/discharge control circuit 21b.例文帳に追加

出力比較回路２１ｃは第１サンプル論理回路２２ａ及び第２サンプル論理回路２２ｂの出力信号を比較しその比較結果を充放電制御回路２１ｂに出力する。 - 特許庁

By interposing a device such as a PLD (Programmable Logic Device) or an FPGA (Field Programmable Gate Array) between the controller and the devices, the controller can easily establish the communication with the plurality of devices by one I/F.例文帳に追加

このコントローラとデバイスとの間にＰＬＤ（Programmable Logic Device）やＦＰＧＡ（Field Programmable Gate Array）等のデバイスを介する事により、コントローラからは一つのＩ／Ｆで複数のデバイスと容易に通信を確立することができる。 - 特許庁

To provide a manufacturing method that has resolved the occurrence of a level difference at a boundary part between a DRAM section and a logic section concerning a semiconductor device in which a DRAM section and a logic section are mounted in a mixed way on a semiconductor substrate.例文帳に追加

半導体基板上にＤＲＡＭ部とロジック部とが混載された半導体装置について、ＤＲＡＭ部とロジック部との境界部での段差発生を解消した製造方法を提供する。 - 特許庁

To provide a device, a method and a program capable of mounting a business logic program having program components the re-usability of which is high and which enables even a person who is not familiar with program languages to efficiently install various business logic programs.例文帳に追加

再利用性が高いプログラム部品を有し、プログラム言語に習熟していない者でも効率よく多様なビジネスロジックプログラムを実装できる装置、方法、及びプログラムを提供する。 - 特許庁

To attain improvement in the maintainability of a system and the reliability of a logic connection by easily providing a logic mesh configuration without applying any unwanted load to respective exchanges.例文帳に追加

各交換機に不要な負荷を与えることなく、論理メッシュ構成を容易に実現してシステムの保守性の向上、論理コネクションの信頼性の向上を図る論理コネクション管理方法を提供する。 - 特許庁

In an output of pre-decoder 10A, on the one hand, an input is supplied to a main decoder 22 of negative logic, on the other hand, an input is supplied to a main decoder 21 of positive logic through an inversion circuit 40.例文帳に追加

プリデコーダ１０Ａの出力は、一方では、入力が負論理のメインデコーダ２２に供給され、他方では反転回路４０を介して、入力が正論理のメインデコーダ２１に供給される。 - 特許庁

A current program source 4 is inputted to a program reverse part 1, logic described in the current program source 4 is resolved into each instruction unit, and only a processing portion is registered in a job logic repository DB 6.例文帳に追加

現行プログラムソース４がプログラムリバース部１に入力され、現行プログラムソース４に記述されているロジックを、各命令単位に分解し、処理部分のみを業務ロジックリポジトリＤＢ６に登録する。 - 特許庁

Then, the printing data accumulated in the data buffer for every logic printer of the other party for printing are classified, then the printing data are output respectively to the objective logic printers (104, 108 and 112).例文帳に追加

そして、データ処理部によって印刷先の論理プリンタ毎にデータバッファに蓄積された印刷データを仕分けして、対象となる論理プリンタにそれぞれ印刷データを出力する（１０４、１０８、１１２）。 - 特許庁

In the microcomputer 20, processing is performed by hardware for recognizing a logic "H" when an output voltage of the photocoupler 36 is equal to or higher than a threshold voltage or for recognizing a logic "L" if it is lower than the threshold voltage.例文帳に追加

マイコン２０においては、フォトカプラ３６の出力電圧が閾値電圧以上であるなら論理「Ｈ」と認識し、閾値電圧未満であるなら論理「Ｌ」と認識する処理を、ハードウェアにて行う。 - 特許庁

To provide a simulation method for a logic circuit, with which a time for simulation to be performed after a change applied only to the block of one part is shortened in the simulation of a logic circuit composed of plural blocks.例文帳に追加

複数のブロックからなる論理回路のシミュレーションにおいて、一部のブロックにのみ変更を加えた後に行なうシミュレーションの時間を短縮する論理回路のシミュレーション方法を提供する。 - 特許庁

The system can be used, for example, to print a flat panel display mounting drive logic or to print a working logic circuit onto any of a large class of substrates.例文帳に追加

このようなシステムは例えば、駆動論理を搭載したフラットパネルディスプレイを印刷するため、あるいは広範な分類の基材のうち任意のものの上に作動論理回路を印刷するために用いられ得る。 - 特許庁

To provide a high-speed, low power consumption logic device capable of reducing a power consumption and making the speed of operation higher by controlling the operation modes of respective transistors constituting a logic device, while coping with the operating condition of respective transistors upon constituting the logic device, when the logic device is constituted of a master slice type integrated circuit, capable of reducing a cost and a time for designing a mask.例文帳に追加

マスク設計のための費用と期間を短縮できるマスタースライス型集積回路により、論理装置を構成する場合に、その論理装置を構成するそれぞれのトランジスタの動作モードを、論理装置を構成した場合のそれぞれのトランジスタの動作状態に対応して制御し、低消費電力化と動作の高速化を行うことが可能な高速低消費電力論理装置を提供する。 - 特許庁

In this semiconductor device incorporating a logic chip having the prescribed functions and a memory chip storing data in a common package, the logic chip and the memory chip are connected through terminals for memory access such as a control signal terminal, an address terminal, a data terminal, the logic chip has a logic circuit having the prescribed function and a memory chip test circuit performing an operation test of the memory chip.例文帳に追加

本発明は，所定の機能を有するロジックチップとデータを記憶するメモリチップとを共通のパッケージ内に搭載する半導体装置において，ロジックチップとメモリチップとは，制御信号端子，アドレス端子，データ端子などのメモリアクセス用の端子を介して接続され，ロジックチップは，前記所定の機能を有する論理回路と，前記メモリチップの動作試験を行うメモリチップ試験回路とを有することを特徴とする。 - 特許庁

This logic simulation system which displays the result of logic simulation on a screen is equipped with a result display control means which displays on the screen logic simulation result information in free-format display form displaying signal values of signal terminals only at specified time and logic simulation result information in stream display format as the time-series display format of signal values of the signal terminals including the specified time.例文帳に追加

論理シミュレーションの結果を画面に表示する論理シミュレーションシステムにおいて、指定した時刻のみの信号端子の信号値を表示するフリーフォーマット表示形式による論理シミュレーション結果情報と指定した時刻を含む信号端子の信号値の時系列表示形式となるストリーム表示形式による論理シミュレーション結果情報をそれぞれ画面上に表示するための結果表示制御手段を備える。 - 特許庁

When the safety logic module is performed by the processor of the safety logic solver, a safety function is performed for one or multiple safety field devices to communicate with another safety logic module in another safety logic solver connected to the first communication bus through a second communication bus, and the process controller and the process control input/output device are communicated with each other through the first communication bus.例文帳に追加

安全ロジックソルバのプロセッサで安全ロジックモジュールが実行されると、一または複数の前記安全フィールドデバイスに対して安全機能を実行し、前記第一の通信バスに接続されている他の安全ロジックソルバ内の他の安全ロジックモジュールに第二の通信バスを介して通信し、前記プロセスコントローラおよび前記プロセス制御入力／出力デバイスと前記第一の通信バスを介して通信する。 - 特許庁

The semiconductor integrated circuit device comprises a network logic circuit block having a MOS transistor which performs a logic operation constituted of a pass transistor logic, a buffer circuit block which amplifies an output signal of the network logic circuit block, and MOS transistors 44 and 50 which are formed in a semiconductor layer of a fully-depleted type SOI substrate wherein the semiconductor layer is formed on a semiconductor substrate 51 via a buried insulation layer 52.例文帳に追加

パストランジスタロジックにて構成される論理演算を実現するＭＯＳトランジスタを有するネットワーク論理回路ブロックと、ネットワーク論理回路ブロックの出力信号を増幅するバッファ回路ブロックとを備え、半導体基板５１上に埋込み絶縁層５２を介して半導体層が形成された完全空乏型ＳＯＩ基板の半導体層に形成されたＭＯＳトランジスタ４４、５０を有する。 - 特許庁

The device includes two or more logic blocks (core 30, 50 and UDL 40) provided with a multitude of SCAN cells for testing and applied by different SCAN style, and a SCAN signal conversion circuit 100, which is connected to the logic block, for converting input SCAN signal corresponding to either one of the logic blocks to a variety of SCAN signals for controlling the shift and normal functioning of the logic blocks.例文帳に追加

テストするための多数個のＳＣＡＮセルを具備した異なるＳＣＡＮスタイルが適用された２個以上のロジックブロック（コア３０，５０、ＵＤＬ４０）と、このロジックブロックに接続され、ロジックブロックのシフト及び正規動作を制御するために、前記ロジックブロックのうちいずれか一つに対応する入力ＳＣＡＮ信号を多様なＳＣＡＮ信号に変換するためのＳＣＡＮ信号変換回路１００とを含む。 - 特許庁

In one embodiment, the system 100 is provided with a signal analysis logic circuit 106, operating to identify a first reverberation characteristic in a first frequency band of the signal, and an attenuation logic circuit 110 that is operable to attenuate the signal in the first frequency band, in response to the signal analysis logic circuit.例文帳に追加

一実施形態では、本システム（１００）は、信号の第１の周波数帯域内の第１の残響特性を識別するように動作する信号分析論理回路（１０６）と、信号分析論理回路に応答し、第１の周波数帯域内の該信号を減衰するように動作可能な減衰論理回路（１１０）とを備える。 - 特許庁

In this case, the necessity for extracting the specific logic from a program to be analyzed is classified as follows.例文帳に追加

ここで、特定ロジックとして解析対象プログラムから抽出する必要性を以下のように分類する。 - 特許庁

To provide a method and system for low-power level-sensitive scan design latch with power-gated logic.例文帳に追加

電力ゲート論理を有する低電力レベル・センシティブ・スキャン設計ラッチの方法及びシステムを提供する。 - 特許庁

Each of a plurality of unit logic circuits is provided with a processor element 101 and a memory device 102.例文帳に追加

複数の単位論理回路の各々は、プロセッサエレメント１０１及びメモリ装置１０２を具備している。 - 特許庁

Results processed at the logic device FPGA 120 are stored as FPGA data in a magnetic disk 155 through the memory 170.例文帳に追加

そこで処理した結果をメモリ１７０を通してＦＰＧＡデータとして、磁気デイスク１５５に格納する。 - 特許庁

A control logic part 20 controls an H bridge circuit 10 from the decision result of the decision part 30.例文帳に追加

制御ロジック部２０は、判定部３０の判定結果にもとづき、Ｈブリッジ回路１０を制御する。 - 特許庁

The storage section 24 stores a result of the combination logic arithmetic operation and outputs an affirmative or negative result.例文帳に追加

記憶部２４は、組合せ論理演算の結果を記憶し、その結果の肯定又は否定を出力する。 - 特許庁

Examples of typical operating portions include multiplier-accumulators, arithmetic logic units, and DSP circuitry of other kinds.例文帳に追加

典型的な演算部の例は、乗算-累算器、論理演算装置、及び他の種類のＤＳＰ回路を含む。 - 特許庁

To provide a programmable logic controller which makes it possible to replace the whole user program during operation.例文帳に追加

運転中におけるユーザプログラムの全差し替えを可能としたプログラマブルロジックコントローラを提供すること。 - 特許庁

To provide a system assigning a storage device or a logic unit of the storage device.例文帳に追加

ストレージ装置あるいはストレージ装置の論理ユニット単位で割り当てを可能とするシステムを提供する。 - 特許庁

A file creation section 1d traces logic connection type identification information for identifying the type of the logic connection from the circuit 2a in the first hierarchy toward the circuit 2b in the second hierarchy, based on the logic connection information included in the first database, to create a hierarchical terminal code information file 4a.例文帳に追加

ファイル作成部１ｄは、第１のデータベースに含まれる論理接続情報に基づいて、論理接続の種別を識別する論理接続種別識別情報のトレースを、第１階層の回路２ａから第２階層の回路２ｂに向かって行い、階層端子コード情報ファイル４ａを作成する。 - 特許庁

Moreover, the output of the comparators 9 and 10 is inputted to a logic OR IC 11 to monitor on delay time.例文帳に追加

さらにコンパレータ９，１０の出力は論理和ＩＣ１１に入力してオンディレイ時間を監視をする。 - 特許庁

(3) Then a program, an apparatus and a method for supporting creation of a logic structure model support the work of adding the headlines obtained from the input form as actual expressions of the corresponding logic elements of the general logic structure model, thereby reducing the burden on an operator.例文帳に追加

（３）そこで、論理構造モデル作成支援プログラム、論理構造モデル作成支援装置および論理構造モデル作成支援方法は、入力帳票から取得された「見出し」を、「一般論理構造モデル」の対応する論理要素の「実表現」として追加する作業を支援して、作業者の負担軽減を図る。 - 特許庁

With reference to the superclass, multivalued logic infers relations in the class group to relate classes accordingly.例文帳に追加

そして、スーパクラスを参照することによって、クラス群間の関係を多値論理で推論し、関連付ける。 - 特許庁

METHOD FOR CONVERTING MEMORY ADDRESS OF DIFFERENT PROGRAMMABLE LOGIC CONTROLLER CONNECTED TO HUMAN-MACHINE INTERFACE例文帳に追加

ヒューマン−マシン・インタフェースに接続される、異なるプログラマブル・ロジック・コントローラのメモリ・アドレスを変換する方法 - 特許庁

To improve the reliability against hardware fault in a highly reliable system using a logic computer.例文帳に追加

論理計算機を用いた高信頼化において、ハードウェア障害に対しての信頼性を向上させる。 - 特許庁

To provide an image output apparatus and image output method with which an image can be output by allotting prescribed logic pages to desired one of a plurality of recording media to each of which the logic pages of image data constituted by two or more logic pages are allotted, based on allotment information.例文帳に追加

２つ以上の論理ページで構成される画像データの各論理ページが割付情報に基づいて割り付けられる複数の記録媒体の中の所望の記録媒体に所定の論理ページを割り付けて画像出力することが可能な画像出力装置及び画像出力方法を提供すること。 - 特許庁

To attain a significantly large heat load of logic, I/O memory and power supplies in the electronic enclosures.例文帳に追加

電子回路筐体において、論理、Ｉ／Ｏメモリ、および電源のきわめて大きな熱負荷を可能にする。 - 特許庁

Dummy cells in the vicinity of an unnecessary cell to be deleted from the logic circuit are searched for, at step S6.例文帳に追加

論理回路から削除される不要セルの近傍に形成されているダミーセルを検索する（Ｓ６）。 - 特許庁

To easily perform scene store/recall control, when setting an operation content and logic connection of a plurality of devices.例文帳に追加

複数機器の動作内容と論理接続の設定特にシーンストア／リコール制御を行い易くする。 - 特許庁

A control system includes a computer and at least one programmable logic controller connected to the computer.例文帳に追加

制御システムは、コンピュータと、コンピュータに接続された少なくとも１つのプログラマブルロジックコントローラとを備える。 - 特許庁

The server application logic 326 of the server application layer 320 enables a user of a server application, such as one set of server application components for implementing the server application logic 326, COM objects, and system administrators, to customize an existing user interface or to make direct access to the objects of the server application logic 326.例文帳に追加

サーバアプリケーション層３２０のサーバアプリケーション論理３２６は、サーバアプリケーション論理３２６を実施する一セットのサーバアプリケーションコンポーネントやＣＯＭオブジェクトとシステムアドミニストレータのようなサーバアプリケーションのユーザが既存のユーザインターフェースをカスタマイズする又はユーザがサーバアプリケーション論理３２６のオブジェクトに直接アクセスすることを可能とする。 - 特許庁

A logic gate 48 multiplexes the pulse signal PWM1 and an output PWM2 of the flip-flop 46.例文帳に追加

論理ゲート４８は、パルス信号ＰＷＭ１とフリップフロップ４６の出力ＰＷＭ２を多重化する。 - 特許庁

The program constituting logic of the field programmable part FP is stored in a nonvolatile program memory part PRG.例文帳に追加

フィールドプログラマブル部の論理を構成するためのプログラムは、不揮発性のプログラム記憶部に格納される。 - 特許庁