「Line source」に関連した英語例文の一覧と使い方(20ページ目) - Weblio英語例文検索

Further, a power source provided for a final-stage buffer circuit disposed at the final stage of an output side to the scanning lines among buffer circuits is a power source independent of a power source for the scanning line driving circuit for driving the scanning line driving circuit except the power source for the final-stage buffer circuit.例文帳に追加

更に、バッファ回路のうち走査線への出力側の最終段に位置する最終段バッファ回路に供給される最終段バッファ回路用電源は、該最終段バッファ回路用電源を除く走査線駆動回路を駆動するための走査線駆動回路用電源から独立した電源である。 - 特許庁

Additionally, the fire alarm has: an internal power source part; an emergency lighting part; a line power source part connected to a commercial power source, for supplying power to each the part; and a lighting control part monitoring a voltage of the line power source part, and supplying internal power to the emergency lighting part when the voltage becomes a reference voltage or below.例文帳に追加

さらに、内部電源部と、非常照明部と、商用電源に接続されて上記各部に電源供給するための線路電源部と、該線路電源部の電圧を監視して該電圧が基準電圧以下となるときに前記内部電源を前記非常照明部に供給する照明制御部と、を備えている。 - 特許庁

The predetermined potential direction is one that the potential of the vertical signal line 14 deviates from a potential range that the constant current source 15 supplies a constant current into the vertical signal line 14 and the constant current source 15 supplies a lower current into the vertical signal line 14.例文帳に追加

前記所定方向は、垂直信号線１４の電位が、定電流源１５が垂直信号線１４に定電流を流す電位範囲を逸脱して、定電流源１５がより低い電流を垂直信号線１４に流す電位に向かう方向である。 - 特許庁

To prevent a state where there is no data to be transmitted from occurring, when relaying a message received from a communication line of a reception source to a communication line of a transmission destination of which the transmission rate is higher than that of the communication line of the reception source, by a relay connection unit using a cut-through method.例文帳に追加

中継接続ユニットが受信元の通信線から受信したメッセージを、受信元の通信線よりも伝送速度の速い送信先の通信線にカットスルー方式で中継するときに、送信すべきデータが無い状態が発生することを防ぐ。 - 特許庁

The line interface circuit is operated in an apparent fixed current mode and generates a differential line current of about 40 mA, by using a low power source to the threshold line voltage of about 25 V which is equal to a value for which a required overhead is reduced from the voltage of the low power source.例文帳に追加

回線インタフェース回路は、見掛けじょう一定の電流モードで作動し、低電源の電圧から必要なオーバーヘッドをマイナスした値に等しい、約２５Ｖの閾値回線電圧まで、低電源を用いて約４０ｍＡの差動回線電流を生成する。 - 特許庁

In this light emission device, plural pixels of a pixel part are enclosed respectively with a source signal line, a first gate signal line, a second gate signal line and a power source supplying line and each pixel has a TFT (thin film transistor) for switching, a TFT for EL(electroluminescence) drive, a TFT for erasure and an EL(electroluminescent) element.例文帳に追加

画素部が有する複数の画素は、ソース信号線と、第１のゲート信号線と、第２のゲート信号線と、電源供給線とで囲まれており、前記複数の画素は、スイッチング用ＴＦＴと、ＥＬ駆動用ＴＦＴと、消去用ＴＦＴと、ＥＬ素子とをそれぞれ有しており、いることを特徴とする発光装置。 - 特許庁

The display device has, on a substrate, a pixel circuit driven through a gate line and a source line, first wiring formed simultaneously to the gate line, second wiring formed simultaneously with the source line, and the test circuit which detects the defect of the pixel circuit, by using potentials of the first wiring and second wiring.例文帳に追加

基板上に、ゲートライン及びソースラインにより駆動する画素回路と、前記ゲートラインと同時に形成された第１の配線、及び前記ソースラインと同時に形成された第２の配線と、前記第１の配線及び前記第２の配線の電位により、前記画素回路の不良を検知する検査回路と、を有する構成とした。 - 特許庁

In a high voltage power source control circuit (15), a global negative voltage line (69) transmitting negative voltage (VBB) is separated from a local negative voltage line (71) provided corresponding to a sub-array block during a standby cycle in which supply of the power source is interrupted, A global ground line transmitting ground voltage (VSS) is separated from a local ground line (77).例文帳に追加

高圧電源制御回路（１５）は、電源供給が遮断されるスタンバイサイクル時、負電圧（ＶＢＢ）を伝達するグローバル負電圧線（６９）とサブアレイブロックに対応して設けられるローカル負電圧線（７１）とを分離し、また、接地電圧（ＶＳＳ）を伝達するグローバル接地線（７２）とローカル接地線（７７）を分離する。 - 特許庁

The return-side line 112 and a supply-side line 110 of the heat source machine 102 are connected through a bypass line 118, a bypass control valve 142 for adjusting an opening is disposed on the bypass line 118, and a circulation pump 144 for adjusting supply amount is disposed in the return-side line 112.例文帳に追加

熱源機１０２の戻り側ライン１１２と供給側ライン１１０とがバイパスライン１１８を介して接続され、このバイパスライン１１８に開度調整用のバイパス制御弁１４２が設けられ、また戻り側ライン１１２に送給量調整用の循環ポンプ１４４が設けられている。 - 特許庁

When a bit line BL is defective due to short-circuiting to the line of the ground potential GND, the P-channel MOS transistor 34 is made non-conductive, the current is prevented from leaking from the line of a power source potential VCC to the line of the ground potential GND through the defective bit line BL.例文帳に追加

ビット線ＢＬが接地電位ＧＮＤのラインにショートした不良ビット線である場合は、ＰチャネルＭＯＳトランジスタ３４は非導通になり、電源電位ＶＣＣのラインから不良ビット線ＢＬを介して接地電位ＧＮＤのラインに電流がリークすることが防止される。 - 特許庁

A gate of a read-out transistor QR is connected to one end side of the sub-bit line SBL, a drain is connected to one end side of the bit line BL, and a source is connected to one end side of the reset line RST.例文帳に追加

読み出しトランジスタＱＲのゲートはサブビット線ＳＢＬの一端側に接続され、ドレインはビット線ＢＬの一端側に接続され、ソースはリセット線ＲＳＴの一端側に接続されている。 - 特許庁

A user respectively designates movement destination ridge lines 22 showing a deformed ridge line shape as a deformation condition with respect to each ridge line (movement source ridge line) of a FEN model 10 of a deformation object.例文帳に追加

変形対象のＦＥＭモデル１０の各稜線（移動元稜線）１２に対し、ユーザから、変形後の稜線形状を示す移動先稜線２２を変形条件としてそれぞれ指定してもらう。 - 特許庁

To provide an exposure method, or the like, for easily forming an exposure pattern with a line width in a sub-micron size using a photoresist for g-line and i-line by using a solid laser or a gas laser which is inexpensive and stable as an exposure light source.例文帳に追加

安価で安定性のある個体レーザやガスレーザを露光光源として使用し、ｇ線用、ｉ線用のフォトレジストを使用して、簡便にサブミクロンサイズの線幅の露光パターンを形成する。 - 特許庁

A first gate bus line and a second gate bus line sequentially put into a selected state according to a driving sequence of source bus lines are disposed correspondingly to each line of a pixel matrix formed in a display section 100.例文帳に追加

ソースバスラインの駆動順序に応じて順次に選択状態とされる第１のゲートバスラインと第２のゲートバスラインとが、表示部１００に形成された画素マトリクスの各行に対応して設けられる。 - 特許庁

A gate electrode 8 (including a scanning line), a source electrode 14, a drain electrode 15, a data line 4, and an auxiliary capacity line 7 are respectively formed by a low reflection metal whose reflection factor is ≤20%.例文帳に追加

ゲート電極８（走査ラインを含む）、ソース電極１４、ドレイン電極１５、データライン４および補助容量ライン７は、反射率が２０％以下の低反射金属によって形成されている。 - 特許庁

According to the control signal, a signal line detection circuit 120 controls at least one signal state of signal lines comprising a data signal line (D+, D-) and a source line (VBUS, GND).例文帳に追加

信号ライン制御回路１２０は、コントロール信号に基づいて、データ信号線（Ｄ＋、Ｄ−）と電源ライン（ＶＢＵＳ、ＧＮＤ）からなる信号ラインのうち少なくとも１つの信号状態を制御する。 - 特許庁

If the bit line capacitance is not adequate to provide a charge that is necessary, additional bit line capacitance is borrowed from unselected bit line, or a source follower select transistor may be used.例文帳に追加

もしビット線容量が、必要な電荷を提供するのに十分でなければ、選択されていないビット線から追加のビット線容量が借用されるか、ソースフォロワ選択トランジスタが使用されてよい。 - 特許庁

Then the mail processing system receives line identification information from the communication terminal device 10S, having completed the subscriber authentication processing and determines a line of a mail transmission source, based on the line identification information.例文帳に追加

そして、加入者認証処理が完了した通信端末装置１０Ｓから回線識別情報を受信し、その回線識別情報に基づいてメール送信元の回線を判定する。 - 特許庁

An unequality LB<LG<LR holds where LR is the distance from the light source to the light reception face of the red line 11 and LG is that to the light reception face of the green line 12 and LB is that to the light reception face of the blue line 13.例文帳に追加

光源から赤色ライン１１の受光面までの距離をＬＲ、緑色１２ラインまでの距離をＬＧならびに青色ライン１３までの距離をＬＢとすると、ＬＢ＜ＬＧ＜ＬＲである。 - 特許庁

The return line 38 is branched from a main line 30a of the pressurized water supply line 30, and returns at least part of the pressurized water sent from the high pressure pump P2 to the clean water source 32.例文帳に追加

戻しライン３８は、圧力水供給ライン３０の基幹ライン３０ａから分岐して、高圧ポンプＰ２から送出された圧力水の少なくとも一部を清澄水源３２に戻す。 - 特許庁

The gate of the memory cell transistor MT0 is connected to a cell control line CGL, the drain is connected to a bit line BL0 which is a data reading line, and the source is connected to the drain of the select transistor ST0.例文帳に追加

メモリセルトランジスタＭＴ０のゲートはセル制御線ＣＧＬと接続され、ドレインはデータ読み出し線であるビット線ＢＬ０と接続され、ソースは選択トランジスタＳＴ０のドレインと接続されている。 - 特許庁

A line light 6 which designates stepwise an angle of the line light projected from a line source 5 is incident on the object to be measured 4, then a light path is received on PSD assembly substrate 1 using a light receiving lens 3.例文帳に追加

ライン光源（５）から投光する光線の角度が、段階的に指定可能なライン光線（６）を計測物体（４）に当て、その光跡を受光レンズ（３）を用いてＰＳＤ集合体基板（１）に映す。 - 特許庁

To provide a power line carrier communication system capable of evading the situation that terminal equipment becomes inoperative due to the lack of the residual capacity of a backup power source without providing a control line separately from a power line.例文帳に追加

電力線と別に制御線を設けることなく、端末装置がバックアップ電源の残容量不足により不動作となることを回避可能な電力線搬送通信システムを提供する。 - 特許庁

A plurality of memory cells 11 is arranged in a first direction and a second direction, a word line 24 is arranged in parallel to the first direction, and a source line 25 and a bit line 26 are arranged in parallel to the second direction.例文帳に追加

複数のメモリセル１１を第１の方向と第２の方向とに並べ、ワード線２４を第１の方向に平行に配置し、ソース線２５とビット線２６とを第２の方向に平行に配置する。 - 特許庁

In a sampling transistor Tr1, when a gate is selected by a scanning line WS, a line between a source and a drain becomes conductive and a signal Vsig from a signal line DL is sampled and held in a holding capacitance C1.例文帳に追加

サンプリングトランジスタＴｒ１は、ゲートが走査線ＷＳによって選択された時ソース／ドレイン間が導通して信号線ＤＬから信号Ｖｓｉｇをサンプリングして保持容量Ｃ１に保持する。 - 特許庁

More specifically, an earthing wire of a storage element is made as a power clock line to be connected to the potential recycling power source, and when discharging the potential of the bit line, a recovery measures recovers the potential via the power clock line.例文帳に追加

すなわち、記憶素子の接地線を電荷再利用型電源に接続されるパワークロック線とし、回収手段はビット線の電荷を放電する場合にパワークロック線を解して電荷を回収する。 - 特許庁

A line sensor (b) is provided at a position conjugate with the slit-shaped light source 1 and outputs a signal Sb, and auxiliary line sensors (a) and (c) are provided at the side of the line sensor (b), and emit signals Sa and Sc, respectively.例文帳に追加

ラインセンサｂは、スリット状光源１と共役な位置に設けられており、信号Ｓｂを出力する、その横に補助ラインセンサａ、ｃが設けられており、それぞれ信号Ｓａ、Ｓｃを発する。 - 特許庁

Attention is paid to the fact that no signal is inputted to a source signal line 106 and a gate signal line 105 for a period that signal writing is not performed from the signal line to a pixel.例文帳に追加

信号線から画素への信号の書き込みが行われていない期間においては、ソース信号線１０６およびゲート信号線１０５には信号の入力がなく、定電位にあることに着目。 - 特許庁

A wiring Ly between an inverter 23 and an inverter 24 intersects with a power source line Lx in the drive circuit 20A, and the wiring Ly between the inverter 24 and a drive transistor 31 intersects with the power source line Lx in the drive circuit 20B.例文帳に追加

駆動回路２０Ａではインバータ２３と２４との間の配線Ｌｙで電源線Ｌｘと交差し、駆動回路２０Ｂではインバータ２４と駆動トランジスタ３１との間の配線Ｌｙで電源線Ｌｘと交差する。 - 特許庁

Magnitude of voltage between a gate and a source of the selection MOS transistor of a memory cell connected to a selection word line is lowered than power source voltage by controlling voltage of a selection word line WL during read-out operation.例文帳に追加

読み出し動作時における選択ワード線ＷＬの電圧を制御することにより、選択ワード線に接続するメモリセルの選択ＭＯＳトランジスタのゲート・ソース間電圧の大きさを電源電圧よりも低くする。 - 特許庁

A power source (24 V) for power system is supplied to a driving means 9 of a motor 7 through a power supply line 5 and a power source (5 V) for control system is supplied to a control part 8 through a power supply line 4.例文帳に追加

モーター７の駆動手段９には電源供給線５を通じてパワー系用の電源（２４Ｖ）を供給し、制御部８には電源供給線４を通じて制御系用の電源（５Ｖ）を供給する。 - 特許庁

In the silicon nitrided film 12a, a common source line 13 connected to the source diffusion layer 7a is formed by embedding, and on the silicon nitrided film 12b, a bit line 14 connected to the drain diffused layer 7b is formed.例文帳に追加

シリコン酸化膜１２ａにはソース拡散層７ａに接続される共通ソース線１３が埋め込み形成され、シリコン酸化膜１２ｂの上にはドレイン拡散層７ｂに接続されるビット線１４が形成される。 - 特許庁

In order to make equal the scanning line integration time and an integer of the output interval of the illumination light source, at least one of the standard scanning line integration time or the output interval of the illumination light source is adjusted (220).例文帳に追加

走査線積分時間が整数の照明源光出力周期と等しくなるようにするために、基準走査線積分時間と基準照明源光出力周期の少なくとも一方が調整される（２２０）。 - 特許庁

When the relay 440 is switched in an ON state by an ON-signal from the standby control part 102, the power source line L1 is connected; and when the relay 440 is switched in an OFF state by stop of the ON-signal, the power source line L1 is cut off.例文帳に追加

待機制御部１０２からＯＮ信号によりリレー４４０がＯＮすると電源ラインＬ１が接続され、ＯＮ信号の停止によりリレー４４０がＯＦＦすると電源ラインＬ１が遮断される。 - 特許庁

The partition 31 includes a reflective surface 31A capable of distributing light from a light source to the direction of line of sight, and the edge 32 includes a diffuse surface 32A capable of diffuse reflecting the light from the light source and inclined relative to the direction of line of sight.例文帳に追加

仕切り部３１は光源の光を視線方向に配光可能な反射面３１Ａを有し、端部３２は光源の光を拡散反射可能かつ視線方向に対して傾斜した拡散面３２Ａを有する。 - 特許庁

A memory device utilizing a negatively biased word line scheme diverts word line discharge current from the negative voltage source during a precharge operation, thereby reducing voltage fluctuations and current consumption from the negative voltage source.例文帳に追加

ネガティブにバイアスされたワードライン構造を適用するメモリ装置はプリチャージ動作する間にワードライン放電電流をネガティブ電源に流すので、電圧の変動を減らしてネガティブ電源の消費電流を抑える。 - 特許庁

By forming the banked layer 7 between the source signal line 2 and the array substrate 1, the deterioration of step coverage of a protective film 3 caused by a reverse-tapered hollow on a side surface of the source signal line 2 is suppressed.例文帳に追加

かさ上げ層７をソース信号配線２とアレイ基板１との間に形成することによって、ソース信号配線２の側面の逆テーパ状の窪みを原因とした、保護膜３のステップカバレッジの悪化を抑制する。 - 特許庁

The changeover circuit consisting of P-channel MOSFETs Q1, Q2 is provided between the power source line L1 derived from a connector for AC adaptor connection and the power source line L2 derived from a connector for battery connection.例文帳に追加

ＡＣアダプタ接続用のコネクタから導出された電源ラインＬ１と、バッテリ接続用のコネクタから導出された電源ラインＬ２との間にＰチャンネルのＭＯＳＦＥＴＱ１、Ｑ２からなる切替回路が設けられる。 - 特許庁

A banked layer 7 is formed between an array substrate 1 and a source signal line 2, and a region of a part or all of a peripheral part of the banked layer 7 is formed so as to be swelled out of the edge part of the source signal line 2.例文帳に追加

かさ上げ層７は、アレイ基板１とソース信号配線２との間に形成され、かさ上げ層７の周縁部の一部または全部の領域が、ソース信号配線２の端部からはみ出して形成される。 - 特許庁

Collectors of transistors Q7, Q10 in the differential circuits 21, 22 are connected directly with the power source line 20, and collectors of transistors Q8, Q9 in the differential circuits 21, 22 are connected with the power source line 20 via the load resistors 18, 19.例文帳に追加

差動回路２１，２２のトランジスタＱ７，Ｑ１０のコレクタは電源線２０に直接接続され、差動回路２１，２２のトランジスタＱ８，Ｑ９のコレクタは負荷抵抗１８，１９を介して電源線２０に接続される。 - 特許庁

The X-ray source 2 and a line sensor 8 are obliquely arranged up and down within a vertical plane with respect to the moving direction of the object 2 to be inspected and the line sensor 8 receives linear X rays 7 from the X-ray source 6.例文帳に追加

Ｘ線源２とラインセンサ８は検査対象物２が移動する方向に対して、垂直な面内で斜め上下に配置されており、ラインセンサ８はＸ線源６からのライン状のＸ線７を受ける。 - 特許庁

Further, a run-time core 31 clears remaining variables to 0 when the variables of the source code 61 before the on-line editing are left at the time of the on-line editing of the source code 61 restored on the magnetic disk 6 from the hard disk 7.例文帳に追加

また、ラインタイムコア３１が、ハードディスク７から磁気ディスク６にリストアされたソースコード６１をオンラインエデイットした場合に、オンラインエデイット前のソースコード６１の変数が残ったときは、この残った変数を０クリアする。 - 特許庁

To provide a liquid crystal display device capable of performing uniform display by reducing the deviation in the potential variance of a source line due to the parasitic capacitance existing between an adjacent source line and a pixel transistor.例文帳に追加

隣接するソース線と画素トランジスタとの間に存在する寄生容量に起因するソース線の電位変化量のずれを低減し、均一な表示を行うことができる液晶表示装置を提供する。 - 特許庁

The signal transmitting filter section 12f is disposed between a (first) communication wiring 11a connected to a branch line 20 for a main power source connecting with the electric distribution panel 101 and a (second) communication wiring 11b connected to a branch line 30 for the main power source.例文帳に追加

信号透過フィルタ部12fは、分電盤101に繋がる主電源用分岐線20に接続される(第一)通信用配線11aと、主電源用分岐線30に接続される(第二)通信用配線11bとの間に配置される。 - 特許庁

Collectors of transistors Q3, Q6 in the differential circuits 14, 15 are connected with a power source line 20 via load resistors 18, 19, and collectors of transistors Q4, Q5 in the differential circuits 14, 15 are connected directly with the power source line 20.例文帳に追加

差動回路１４，１５のトランジスタＱ３，Ｑ６のコレクタは負荷抵抗１８，１９を介して電源線２０に接続され、差動回路１４，１５のトランジスタＱ４，Ｑ５のコレクタは電源線２０に直接接続される。 - 特許庁