「N layer」に関連した英語例文の一覧と使い方(112ページ目) - Weblio英語例文検索

After forming a p anode layer 2 and an anode electrode 3 in one principal plane of an n type semiconductor substrate 1, an electron beam is irradiated to introduce crystal defects in the semiconductor substrate 1.例文帳に追加

Ｎ型半導体基板１の一方の主面にＰアノード層２とアノード電極３を形成した後、電子線を照射して半導体基板１の中に結晶欠陥を導入する。 - 特許庁

Groove parts 17 surrounding the p^++ type semiconductor regions 12 and deeper than the zener junction by the n^+ type epitaxial layer 8 and the p^++ type semiconductor region 12 are formed.例文帳に追加

また、平面でｐ^＋＋型半導体領域１２を取り囲み、ｎ^＋型エピタキシャル層８とｐ^＋＋型半導体領域１２とによるツェナー接合よりも深い溝部１７を形成する。 - 特許庁

In the protective diode, the p-type semiconductor layers 3 are formed on an n-type semiconductor layer 2 formed on the substrate 1, and electrodes 8 are formed on the p-type semiconductor layers 3.例文帳に追加

保護ダイオードは、基板１上に形成されたｎ型半導体層２上にｐ型半導体層３が形成されており、そのｐ型半導体層３上に電極８が形成されている。 - 特許庁

An n-type upper semiconductor multilayer film reflector region 16 (upper DBR mirror) is formed on the phase regulation layer 25 and the exposed p-type high refractive index region 52.例文帳に追加

また、この位相調整層２５上と、露出されたままの上記ｐ型高屈折率領域５２上とに、ｎ型上部半導体多層膜反射鏡１６（上部ＤＢＲミラー）を形成する。 - 特許庁

Then, a gate oxide film 13B thinner than the trench oxide film 16 is formed in the trench 17 by thermal oxidation of the N-type semiconductor layer 12 including the inside of the trench 17.例文帳に追加

そして、トレンチ１７内を含むＮ−型半導体層１２を熱酸化することにより、トレンチ酸化膜１６よりも薄いゲート酸化膜１３Ｂをトレンチ１７内に形成する。 - 特許庁

To provide a method of stably obtaining an n-type group III nitride semiconductor layer of low resistance and continuity and a group III nitride semiconductor layered product obtained by this method.例文帳に追加

低抵抗で、しかも連続性のあるｎ型III族窒化物半導体層を安定して得る方法、及びこの方法によって得られるIII族窒化物半導体積層体を提供する。 - 特許庁

The trench isolation structure TI includes a trench TR, which passes through an n^- epitaxial layer EP from the main surface of a semiconductor substrate SUB and reaches the p-type impurity region PSR.例文帳に追加

トレンチ分離構造ＴＩは、半導体基板ＳＵＢの主表面からｎ^-エピタキシャル層ＥＰを貫通してｐ型不純物領域ＰＳＲに達するトレンチＴＲを有する。 - 特許庁

To decrease an ohmic contact resistance to an n-type semiconductor layer in a semiconductor light emitting device using a III-V nitride-based compound semiconductor to enable a low-voltage operation.例文帳に追加

III-Ｖ族窒化物系化合物半導体を用いた半導体発光素子において、ｎ型半導体層に対するオーミックコンタクト抵抗を低減して低電圧動作を実現できるようにする。 - 特許庁

To improve characteristics of an electrostatic voltage resistance etc., by inserting an intermediate layer between n-type nitride semiconductor layers and reducing threading dislocation generated on an interface between a sapphire substrate and GaN.例文帳に追加

ｎ型窒化物半導体層間に中間層を挿入し、サファイア基板とＧａＮとの界面で発生する貫通転位を減少させ、耐静電圧の向上等の特性を改善すること。 - 特許庁

When forming the nitride semiconductor lamination structure made of group III nitride semiconductor, an insulation film mask 8 having an opening 9 is formed on an n-type GaN layer 7.例文帳に追加

III族窒化物半導体からなる窒化物半導体積層構造の形成工程において、ｎ型ＧａＮ層７の上には、開口部９を有する絶縁膜マスク８が形成される。 - 特許庁

The stainless steel surface is dissolved by dipping the noble metal-containing catalyst layer into hydrochloric acid having 5.0-10.0 N concentration at 50-90°C for 10-30 min.例文帳に追加

貴金属含有触媒層を、濃度 ５．０ Ｎ以上、１０．０ Ｎ以下の塩酸に、温度５０ ℃以上、９０℃以下で、１０分以上、３０分以下の間浸漬して、該ステンレス鋼の表面を溶解する。 - 特許庁

The cold cathode electron emitter comprises a wide band gap (WBG) semiconductor that is n+ doped in high concentration, p doped WBG region, and a metallic layer having a low work function.例文帳に追加

冷陰極電子エミッタは、高濃度にｎ＋ドーピングされたワイドバンドギャップ（ＷＢＧ）の半導体、ｐドーピングされたＷＢＧ領域、および低い仕事関数を持つ金属層を含む。 - 特許庁

Then a silicon nitride film 7 is formed on a silicon oxide film 4, and only a region of the silicon nitride film 7 which corresponds to the N^+ semiconductor layer 5 is selectively etched to be removed.例文帳に追加

次に、シリコン窒化膜７をシリコン酸化膜４上に形成し、シリコン窒化膜７のうちＮ^＋半導体層５に対応する領域のみを選択的にエッチングして除去する。 - 特許庁

To provide a group 3-5 nitride semiconductor device with ohmic electrode exhibiting excellent ohmic characteristics and thermal stability for an n-type group 3-5 nitride semiconductor layer.例文帳に追加

ｎ型３−５族窒化物半導体層に対して優れたオーミック特性及び熱的安定性を有するオーミック電極を備えた３−５族窒化物半導体装置を提供する。 - 特許庁

The semiconductor apparatus has an anode electrode 3 making Schottky connection with an n-type drift layer 2 formed on an SiC substrate 1, and a JTE region 6 formed on the periphery thereof.例文帳に追加

半導体装置は、ＳｉＣ基板１に形成されたｎ型のドリフト層２にショットキ接続するアノード電極３とその外周部に形成されたＪＴＥ領域６を有する。 - 特許庁

The average lattice constant of a first-direction axis perpendicular to the stack direction of the multilayer structure is larger than that of the first-direction axis of the n-type semiconductor layer.例文帳に追加

多層構造体の、積層方向に対して垂直な第１方向の軸の平均格子定数は、ｎ形半導体層の第１方向の軸の平均格子定数よりも大きい。 - 特許庁

To provide a processing method of a semiconductor, a semiconductor device and its manufacturing method for reducing leak currents close of the surface of a semiconductor layer containing Ga and N.例文帳に追加

ＧａとＮとを含む系半導体層の表面近くのリーク電流を低減することが可能な半導体の処理方法、半導体装置およびその製造方法を提供すること。 - 特許庁

Subsequently, a polysilicon film 11 is deposited on an N+ type semiconductor substrate 1 including the inside of the trench 4 and etched back to form a polysilicon layer 11a on a bottom face of the trench 4.例文帳に追加

次に、トレンチ４内を含むＮ＋型半導体基板１上にポリシリコン膜１１を堆積し、エッチバックすることによりトレンチ４の底面にポリシリコン層１１ａを形成する。 - 特許庁

The display apparatus comprises N normal scanning electrodes 11, a plurality of normal pixel electrodes arranged in a matrix, and a dielectric material layer disposed between them.例文帳に追加

表示装置を、Ｎ本の正規の走査電極１１とマトリクス状に配設された複数の正規の画素電極５とそれらの間に設けられた誘電性材料層とを備えたものとする。 - 特許庁

The variable resistance layer contains carbon (C), silicon (Si), and hydrogen (H) or contains the carbon (C), the silicon (Si), the hydrogen (H), and at least either of nitride (N) and oxygen (O).例文帳に追加

可変抵抗層は、炭素（Ｃ）、珪素（Ｓｉ）、及び水素（Ｈ）を含み、又は炭素（Ｃ）、珪素（Ｓｉ）、及び水素（Ｈ）を含み且つ窒素（Ｎ）及び酸素（Ｏ）の少なくともいずれか一方を含む。 - 特許庁

To provide an image display device which is equipped with a TFT having a high on/off ratio and a low-resistance n-type (or p-type) semiconductor layer and can display an extremely precise and smooth motion picture.例文帳に追加

高いｏｎ、ｏｆｆ比で、低抵抗ｎ型（またはｐ型）半導体層のＴＦＴを備えた高精細かつなめらかな動画表示を可能とした画像表示装置を得る - 特許庁

A p-type diffusion layer 22 is formed in the surface 11b of the n-type substrate 11, which corresponds to a detector 31 between the p-type well region 15 and the reading gate 21.例文帳に追加

また、Ｐ型ウェル領域１５および読み出し用ゲート２１の相互間の検出部３１に対応する、Ｎ型基板１１の表面部１１ｂにはＰ型拡散層２２が形成されている。 - 特許庁

An n+ type source region 5 is surrounded by a field oxide film 3, and is adjacent to a channel stopper layer 11 at a position corresponding to the end of the film 3.例文帳に追加

ｎ＋型ソース領域５は、フィールド酸化膜３に取り囲まれており、ｎ＋型ソース領域５とチャネルストッパー層１１とは、フィールド酸化膜３の端の位置において接している。 - 特許庁

The SiC semiconductor device includes a p^+-type body layer 6 deeper than an n^+-type source region 4 and having a concentration higher than that of a p-type base region 3 at a position spaced at a predetermined distance from the side surface of a trench 7.例文帳に追加

トレンチ７の側面から所定距離離れた位置に、ｎ^+型ソース領域４よりも深く、かつ、ｐ型ベース領域３よりも高濃度となるｐ^+型ボデー層６を備える。 - 特許庁

Further, after a p--type source/drain diffused layer is also formed on the side of a p-channel MISFET, a gate side wall insulation film is formed and n+-type and p+-type source/drain diffused layers are formed.例文帳に追加

以下、ｐチャネルＭＩＳＦＥＴ側にもｐ^-型ソース、ドレイン拡散層を形成した後、ゲート側壁絶縁膜を形成し、ｎ^+型及びｐ^+型のソース、ドレイン拡散層を形成する。 - 特許庁

An N-type contact layer 21 is formed by a lateral selection growth anisotropic in a positive-c axis direction so as to cover the masks 65 from a region between the masks 65.例文帳に追加

Ｎ型コンタクト層２１は、マスク６０の間の領域から当該マスクを覆うように、＋ｃ軸方向への異方的な横方向選択成長によって形成されたものである。 - 特許庁

A semiconductor layer 19 of an MIS photoelectric transducer 2 and an n+ semiconductor layer 20 are formed on a second insulation layer 18 covering the TFT1 to fit a source/drain electrode 16 capable of functioning as a lower electrode, and a semiconductor layer 21 of a TFT sensor 3 is formed to fit an electrode 17 in plan view.例文帳に追加

読出用ＴＦＴ１を覆う第２の絶縁体層１８上には、ＭＩＳ型光電変換素子２の半導体層１９及びｎ^＋半導体層２０が、下部電極としても機能するソース・ドレイン電極１６と整合するようにして形成され、ＴＦＴ型センサ３の半導体層２１が、平面視でゲート電極１７と整合するようにして形成されている。 - 特許庁

A transparent film with gas barrier properties having a thermoplastic polymer film, a primer layer overlying at least one face of the thermoplastic polymer film, and an inorganic thin film layer overlying the primer layer, is characterized in that the primer layer comprises an aromatic hydrocarbon component, an N-containing component, a methacrylate component, and a silane compound component.例文帳に追加

熱可塑性高分子フィルムと、前記熱可塑性高分子フィルムの少なくとも一方の面に積層されたプライマー層と、前記プライマー層の上に積層された無機薄膜層とを有するガスバリア性透明フィルムであって、前記プライマー層が、芳香族炭化水素成分、Ｎ含有成分、メタクリレート成分、およびシラン化合物成分を含むことを特徴とするガスバリア性透明フィルム。 - 特許庁

Since a channel is formed in the n-type channel layer located beneath the p-type channel layer touching a gate oxide film 7 and a current can be fed thereto when a PN junction is formed in the surface channel layer 5, a channel can be formed regardless of the roughness or residual defect of the interface (MOS interface) between the gate oxide film 7 and the surface channel layer 5.例文帳に追加

このように、表面チャネル層５にＰＮ接合を形成することにより、ゲート酸化膜７と接するｐ型チャネル層の下部に位置するｎ型チャネル層にチャネルを形成して電流を流すことができるため、ゲート酸化膜７と表面チャネル層５との界面（ＭＯＳ界面）のラフネス又は残留欠陥とは関係なく、チャネルを形成することができる。 - 特許庁

This heat ray reflective laminated product comprises a transparent base material and a heat ray reflective layer, where the solar reflectance measured from the side with the heat ray reflective layer is ≥15%, the heat ray reflective layer includes a metal and a binder resin containing a hydrophilic group except N-pyrrolidonyl group, and the film thickness of the heat ray reflective layer is ≤100 nm.例文帳に追加

透明基材と熱線反射層を含む積層体であって、該熱線反射層を含む側から測定された日射反射率が１５％以上であり、該熱線反射層が、Ｎ−ピロリドニル基を除く親水基を含むバインダー樹脂、及び金属を含み、かつ該熱線反射層の膜厚が１００ｎｍ以下であることを特徴とする熱線反射積層体。 - 特許庁

The electric wire for automobile is formed of a strand consisting a plurality of element wires being covered by an insulating layer, wherein a tensile strength of at least one element wire in an outer layer of the strand is ≥350 MPa, a pitch of the strand is 30 times of a layer core diameter or larger, and an adhesion strength between the strand and the insulating layer is ≥7 N/mm.例文帳に追加

複数本の素線からなる撚り線が、絶縁層によって被覆された構成を有し、前記撚り線の外層線中の少なくとも１本以上の素線の引張強さが３５０ＭＰａ以上であり、前記撚り線のピッチが層芯径の３０倍以上であり、前記撚り線と絶縁層との密着力が７Ｎ／ｍｍ以上である、自動車用電線。 - 特許庁

On a sapphire substrate 2, a buffer layer 3 is formed for film of an n-type gallium nitride compound semiconductor layer 4, the luminous layer 5, and a p-type gallium nitride compound semiconductor layer 6 at a film-forming temperature of 1,000°C.例文帳に追加

サファイア基板２上に、バッファ層３を形成し、１０００℃の成膜温度でｎ型窒化ガリウム化合物半導体層４、発光層５およびｐ型窒化ガリウム化合物半導体層６を成膜した後、開口を有するマスクを形成して、温度を８００℃に低下して再びｐ型窒化ガリウム化合物半導体層を成長させることで、先端が四角錐状で四角柱状の凸部７を形成することができる。 - 特許庁

A first polycrystalline semiconductor layer 120 i grown beneath a p-type polycrystalline silicon film 106 exposed in a lower surface of a visor section composed of a multiple-layered film containing a p-type polycrystalline silicon film 106 and a silicon nitride film 108, while growing the first semiconductor layer 110 on a n-type collector layer 102, and then the first polycrystalline semiconductor layer 120 is selectively removed.例文帳に追加

ｎ型コレクタ層１０２上に、第一の半導体層１１０を成長させつつ、ｐ型多結晶シリコン膜１０６、シリコン窒化膜１０８を含む積層膜からなる庇部の下面に露出したｐ型多結晶シリコン膜１０６の下方に第一の多結晶半導体層１２０を成長させ、その後第一の多結晶半導体層１２０を選択的に除去する。 - 特許庁

The laminated structure has a layer (C layer) comprised of an ethylene-(meth)acrylate copolymer with a melt flow rate not more than 1 g/10 min determined at 190°C under load of 21.18 N between (A layer) comprised of a polymer with an alicyclic structure and (B layer) comprised of an aromatic vinyl type polymer.例文帳に追加

脂環式構造を有する重合体からなる層（Ａ層）とビニル芳香族系重合体からなる層（Ｂ層）との層間に、温度１９０℃、荷重２１.１８Ｎで測定したメルトフローレートが１ｇ／１０分以下であるエチレン−(メタ)アクリル酸エステル共重合体からなる層（Ｃ層）を有することを特徴とする積層構造体及びこれを一軸延伸してなる位相差フィルム。 - 特許庁

A deep ultraviolet light-emitting element structure of a group III nitride semiconductor comprises: an AlGaN/GaN short-period superlattice layer composed of AlGaN barrier layers and GaN well layers; and an n-type AlGaN layer and a p-type AlGaN layer that are disposed so as to vertically sandwich the AlGaN/GaN short-period superlattice layer.例文帳に追加

上記課題を解決するために、本発明のIII族窒化物半導体の深紫外発光素子構造は、ＡｌＧａＮ障壁層とＧａＮ井戸層とからなるＡｌＧａＮ／ＧａＮ短周期超格子層と、上記ＡｌＧａＮ／ＧａＮ短周期超格子層を上下に挟むように配置されるｎ型ＡｌＧａＮ層およびｐ型ＡｌＧａＮ層とを備えることを特徴とする。 - 特許庁

To provide a ZnSe white light emitting diode that is equipped with a ZnCdSe/ZnSe active layer or a ZnSeTe active layer and a ZnSe substrate doped with SA light emitting impurities, which has a long service life and is improved in brightness by preventing the injected electrons from overflowing into a p-type clad layer, and by restraining the injected holes from overflowing into an n-type clad layer.例文帳に追加

ＺｎＣｄＳｅ／ＺｎＳｅ活性層またはＺｎＳｅＴｅ活性層とＳＡ発光不純物をドープしたＺｎＳｅ基板をもつＬＥＤにおいて、注入された電子がｐ型クラッド層へオーバーフローすること、注入された正孔がｎ型クラッド層へオーバーフローすることを防ぎ、より高輝度でより長寿命のＺｎＳｅ系白色発光ダイオードを提供すること。 - 特許庁

The compound semiconductor light emitting element 100 includes: an Si-Al substrate 101; protection layers 120 formed on top and bottom surfaces of the Si-Al substrate 101; and a p-type semiconductor layer 104, an active layer 105, and an n-type semiconductor layer 106 which are sequentially stacked on the protection layer 120 formed on the top surface of the Si-Al substrate 101.例文帳に追加

、Ｓｉ−Ａｌ合金基板１０１と、このＳｉ−Ａｌ合金基板１０１の上面及び下面に設けられた保護層１２０と、このＳｉ−Ａｌ合金基板１０１の上面に設けられた保護層１２０上に順に積層されているｐ型半導体層１０４、活性層１０５及びｎ型半導体層１０６とを含む化合物半導体発光素子１００を提供する。 - 特許庁

A wafer 220 for nitride-based compound semiconductor elements is formed by laminating an n-type cladding layer formed of a nitride-based compound semiconductor containing Al at least partially, an active layer formed of a nitride-based compound semiconductor, and a p-type cladding layer formed of a nitride-based compound semiconductor layer containing Al at least partially on a substrate 201 formed of a nitride-based compound semiconductor.例文帳に追加

窒化物系化合物半導体素子用ウェハー２２０は、窒化物系化合物半導体からなる基板２０１の上に、少なくとも一部にＡｌを含む窒化物系化合物半導体からなるｎ型クラッド層、窒化物系化合物半導体からなる活性層及び少なくとも一部にＡｌを含む窒化物系化合物半導体からなるｐ型クラッド層が積層されてなる。 - 特許庁

The LED includes a second layer 14 of a semiconductor material which forms a p-n diode along with a first layer 13 of the semiconductor material deposited on a substrate 112, a light emitting region 18 disposed between the first and second layers and emitting light, a first electrode 15 deposited on the second layer, and a second electrode 16 electrically connected to the first layer.例文帳に追加

基板１１２上に堆積した半導体材料の第１の層１３と共にｐ−ｎダイオードを形成する前記半導体材料の第２の層１４と、第１と第２の層の間にあって、光を発生する発光領域１８と、第２の層に堆積した第１の電極１５と、第１の層に電気的に接続された第２の電極１６が含まれている。 - 特許庁

The thermal recording body provides a thermal recording layer including at least a colorless or light-colored basic leuco dye and an electron-receiving color developer as a coating layer on a substrate, the thermal recording layer containing a specific developer such as n-phenyl-4-hydroxybenzenesulfonamide, furthermore, the protective layer containing rice starch particles.例文帳に追加

支持体上に、塗工層として少なくとも無色又は淡色の塩基性ロイコ染料及び電子受容性顕色剤を含有する感熱記録層を設けた感熱記録体であって、感熱記録層にｎ−フェニル−４−ハイドロキシベンゼンスルホンアミド等の特定の顕色剤を含有し、かつ該保護層に米澱粉粒子を含有することを特徴とする感熱記録体である。 - 特許庁

This bipolar transistor comprises a GaAs substrate, an n-type collector region formed on the GaAs substrate, a p-type base region having a base layer consisting of p-type SiGe and having a composition, capable of lattice matching with the GaAs substrate and formed on the n-type collector region, and an n-type emitter region formed on the p-type base region.例文帳に追加

ＧａＡｓ基板と、前記ＧａＡｓ基板上に形成されたｎ型コレクタ領域と、前記ｎ型コレクタ領域上に形成され前記ＧａＡｓ基板と格子整合する組成のｐ型のＳｉＧｅからなるベース層を有するｐ型ベース領域と、前記ｐ型ベース領域上に形成されたｎ型エミッタ領域と、を備えることを特徴とするバイポーラ型トランジスタを提供する。 - 特許庁

In the optical fiber cable constituted by forming N or more (N≥2) covering layers on the outer circumferential part of an optical fiber, the first to (N-1)th covering layers from the inside are constituted of thermoplastic resin, and the Nth covering layer from the inside is constituted of: a polymer incorporating ethylene units and tetrafluoroethylene units; or a polymer incorporating the tetrafluoroethylene units and a perfluoroalkoxyethylene unit.例文帳に追加

光ファイバの外周部にＮ層（Ｎ≧２）以上の被覆層が形成されてなる光ファイバケーブルであって、内側から１層目〜Ｎ−１層目の被覆層は熱可塑性樹脂からなり、内側からＮ層目の被覆層はエチレン単位及びテトラフルオロエチレン単位を含む重合体又はテトラフルオロエチレン単位及びパーフルオロアルコキシエチレン単位を含む重合体からなる光ファイバケーブル。 - 特許庁

The manufacturing method of the semiconductor device has the steps of: introducing a second p type impurity into an n well containing a gate electrode and the resistance element to form a p channel type MOSFET and adjust the resistance value of the resistance element; and introducing a third n type impurity into an upper layer electrode of a capacity element containing a first p type impurity to convert into an n type.例文帳に追加

ゲート電極を含むｎウエルと抵抗素子とに第二ｐ型不純物を導入してｐチャネル型ＭＯＳＦＥＴの形成と抵抗素子の抵抗値の調整とをそれぞれ行う工程と、第一ｐ型不純物を含有する容量素子の上層電極に第三ｎ型不純物を導入してｎ型に変換する工程を有する半導体装置の製造方法とする。 - 特許庁

The thermoelectric module comprises a plurality of Peltier elements 20 comprising thermoelectric elements 21 composed of P-type semiconductor and thermoelectric elements 22 composed of N-type semiconductor arranged between a pair of multi-layer substrates 10 and 10 facing each other, and electrodes 13 and 14 formed on the facing surface of each substrate 10 and 10 in electrically connecting P, N, P, N, in series in this order.例文帳に追加

本発明の熱電モジュールは、相対向して配置された一対の多層基板１０，１０の間に複数個のＰ型半導体よりなる熱電素子２１とＮ型半導体よりなる熱電素子２２とからなるペルチェ素子２０が配置され、各基板１０，１０の対向面に形成された電極１３，１４によりＰ，Ｎ，Ｐ，Ｎの順に電気的に直列に接続されている。 - 特許庁

A p-type semiconductor region 3 includes a first semiconductor region 11, that is formed by selectively introducing impurities onto the main surface of an n^--type epitaxial layer 2, and is formed to a prescribed depth from the main surface of the n^--type epitaxial layer 2; and a plurality of second semiconductor regions 12, projecting toward the depthwise direction from a bottom surface 13 in the first semiconductor region 11.例文帳に追加

Ｐ型半導体領域３は、Ｎ^-型エピタキシャル層２の主面上に不純物を選択的に導入することによって形成され、Ｎ^-型エピタキシャル層２の主面から所定の深さにまで形成された第１半導体領域１１と、第１半導体領域１１における底面１３から更に深部方向へと突出する複数の第２半導体領域１２とを含む。 - 特許庁