「N layer」に関連した英語例文の一覧と使い方(114ページ目) - Weblio英語例文検索

Since the perfect isolation region 4 penetrates the SOI layer 3 to reach a buried oxide film 2, the n^+ diffusion region 11 is electrically isolated completely from the outside by the perfect isolation region 4.例文帳に追加

完全分離領域４はＳＯＩ層３を貫通して埋め込み酸化膜２に到達するため、Ｎ^+拡散領域１１が完全分離領域４によって外部から電気的に完全に絶縁される。 - 特許庁

On the high resistance layer 1, a cathode Cath is formed in a region at the upper portion of the p-GaN region 4, and an anode An is formed in a region at the upper portion of the n-GaN region 3.例文帳に追加

高抵抗層１の上で、ｐ−ＧａＮ領域４の上部に当たる領域に陰極Ｃａｔｈが、ｎ−ＧａＮ領域３の上部に当たる領域に陽極Ａｎが形成されている。 - 特許庁

To provide a method for evaluating a magnetic recording medium in which the uneven thickness of a magnetic layer which affects C/N, tracking servo accuracy, an error rate in PRML, or the like, is evaluated with high accuracy.例文帳に追加

Ｃ／Ｎやトラッキングサーボ精度、あるいはＰＲＭＬ方式におけるエラーレートなどに影響を与える磁性層厚みむらを精度良く評価する磁気記録媒体の評価方法を提供する。 - 特許庁

To provide an organic thin-film solar cell which further improves the energy conversion efficiency, by improving an exiton deactivation preventing layer to make a p-n junction type organic thin-film solar cell practical.例文帳に追加

ｐｎ接合型の有機薄膜太陽電池の実用化を図るべく、励起子失活防止層の改良により、エネルギー変換効率をより一層向上させた有機薄膜太陽電池を提供する。 - 特許庁

To provide a method for manufacturing a semiconductor device that can form the diffusion layer of N-type and P-type MOS transistors using a shallow junction so that resistance becomes low without increasing the number of processes.例文帳に追加

Ｎ型ＭＯＳトランジスタ及びＰ型ＭＯＳトランジスタの拡散層を工程数を増加させることなく浅い接合で抵抗を低く形成することができる半導体装置の製造方法を提供する。 - 特許庁

Within the gate poly 4, p-channel MOS transistor 6 and n-channel MOS transistor 7, a contact 3 is provided and a first layer wiring is provided by connecting the grids on the contact 3.例文帳に追加

そして、ゲートポリ４、Ｐｃｈ ＭＯＳトランジスタ部６、及びＮｃｈ ＭＯＳトランジスタ部７内には、コンタクト３が設けられ、コンタクト３上にはグリッド間をむすんで１層目配線が設けられている。 - 特許庁

Due to this structure, a depletion layer becomes easy to be expanded into the n^--type drift region 3 side at a region from the surface to a deep part of a substrate, reducing the concentration of an electric field.例文帳に追加

このような構成とすれば、基板表面から基板深くまでの領域において、ｎ^-型ドリフト領域３側へ空乏層が広がり易くなり、電界集中を緩和することができる。 - 特許庁

To provide a fabrication method of a vertical semiconductor device having a semiconductor layer of such a structure as an n^--type region and a p^--type region are arranged alternately without burying a trench by epitaxial growth.例文帳に追加

トレンチにエピタキシャル成長により埋め込みをすることなく、ｎ^-型領域とｐ^-型領域とが交互に並んだ構造の半導体層を備える縦型半導体装置の製造方法を提供すること。 - 特許庁

In addition, a device which is constructed by laminating and growing at least an n-type nitride semiconductor as a device structure formed on the obtained second nitride semiconductor 3 as a substrate, an active layer and a p-type nitride semiconductor is provided.例文帳に追加

また、得られた第２の窒化物半導体３を基板としこの上に素子構造として少なくともｎ型窒化物半導体、活性層、ｐ型窒化物半導体を積層成長させてなる素子。 - 特許庁

When an application issues an instruction to an index file A, index keys 11a-1 to 11n-n in respective index blocks 11a to 11n of an index part 10 are referred to in order from the top layer.例文帳に追加

アプリケーションから索引ファイルＡに対して命令が発行されると、索引部１０の各索引ブロック１１ａ〜１１ｎ内の索引キー１１ａ−１〜１１ｎ−ｎが、最上位層から順次参照される。 - 特許庁

An insulating film 8 of AlGaO is formed completely on the surface of a region 4A between first and second high concentration n-type impurity regions 6A and 6B in a barrier layer 4.例文帳に追加

バリア層４の内で第１及び第２高濃度ｎ型不純物領域６Ａ，６Ｂ間の領域４Ａ全体の表面上に、ＡｌＧａＯから成る絶縁膜８が全面的に形成されている。 - 特許庁

A p^--type silicon support substrate 2 is provided, a p^+-type silicon layer 3 is provided on the support substrate 2, and n^+-type silicon layers 4 and p^+-silicon layers 12 are alternately formed thereon.例文帳に追加

Ｐ^−型シリコンからなる支持基板２を設け、この支持基板２上にＰ^＋型シリコン層３を設け、その上にＮ^＋型シリコン層４及びＰ^＋型シリコン層１２を相互に同層に設ける。 - 特許庁

A gate electrode 16 is formed on a P-type silicon layer 12 of an SOI substrate via gate insulating film 15, an n+ type source region 13 and a drain region 14 are formed, and a MOS transistor is formed.例文帳に追加

ＳＯＩ基板のｐ型シリコン層１２に、ゲート絶縁膜１５を介してゲート電極１６が形成され、ｎ^+型ソース領域１３及びドレイン領域１４が形成されて、ＭＯＳトランジスタが作られる。 - 特許庁

A thermoelectric module incorporates a P-type semiconductor element 16 and an N-type semiconductor element 15 which are electrically connected in series with each other in a circuit containing conductors 17, 20, and 21 and a solder layer 26.例文帳に追加

熱電モジュールは、導体１７，２０，２１とハンダ層２６を含む回路において互いに電気的に直列に接続された、Ｐ形半導体エレメント１６とＮ形半導体エレメント１５を含む。 - 特許庁

A surface insulating film 9 is formed on a region which covers the entire region of the wall surface 8 and the bottom surface of the drain trench 6 and reaches a source electrode 18 on the top surface of the n-type GaN layer 5.例文帳に追加

ドレイントレンチ６の壁面８および底面の全域を覆い、ｎ型ＧａＮ層５の頂面においてソース電極１８に至る領域には、表面絶縁膜９が形成されている。 - 特許庁

The outward surface 11 is recessed outwardly in the tire axial direction from the line N connecting the tread end 2 to an end part 7e of the tread reinforcing layer 7, and an outwardly swollen part 13 is formed on the tread rubber Tg.例文帳に追加

この外向き面１１をトレッド端２ｅとトレッド補強層７の端部７ｅとを結ぶ直線Ｎよりもタイヤ軸方向外側に凹ませ、前記トレッドゴムＴｇに外膨らみ部１３を形成する。 - 特許庁

Node contact resistance can be decreased because the N type diffusion layers 106ba, the gate electrodes 104ab, and the heavily-doped polysilicon region 111aa of the high resistance load are interconnected by the silicide layer 110.例文帳に追加

Ｎ型拡散層１０６ｂａ、ゲート電極１０４ａｂ、高抵抗負荷の高濃度ポリシリコン領域１１１ａａとはシリサイド層１１０によって互いに接続するため、ノード・コンタクト抵抗は低く抑えられる。 - 特許庁

An n-contact electrode 31 is formed through deposition and lift-off, and a p-contact electrode 21 made of a silver alloy layer, having a film thickness 400 nm and containing Pd and Cu, is formed by sputtering and lift-off.例文帳に追加

蒸着とリフトオフによりｎコンタクト電極３１を形成し、スパッタリングとリフトオフによりＰｄとＣｕを含む膜厚４００ｎｍの銀合金層から成るｐコンタクト電極２１を形成した。 - 特許庁

A unit element comprises an n-GaN substrate 13 and one or two distributed Bragg reflecting films (DBR 17) as an epitaxial multi-layered film layer.例文帳に追加

この発明に従った単位素子１は、ｎ−ＧａＮ基板１３と、ｎ−ＧａＮ基板１３上に形成された、１つまたは２つのエピタキシャル多層膜層としての分布型ブラッグ反射膜（ＤＢＲ１７）とを備える。 - 特許庁

Then, since an n^--type semiconductor region 7 as the extension diffused layer of the source/drain is formed, ion implantation 7a is carried out in an aslant direction, with respect to the main face of the semiconductor substrate 1.例文帳に追加

それから、ソース・ドレインのエクステンション拡散層としてのｎ^-型半導体領域７を形成するため、半導体基板１の主面に対して斜め方向にイオン注入７ａを行う。 - 特許庁

According to an embodiment, a semiconductor device manufacturing method comprises a process of exposing a surface of an n-type semiconductor region and a surface of a semiconductor layer, which have relatively different impurity concentrations from each other.例文帳に追加

実施形態によれば、半導体装置の製造方法は、相対的に不純物濃度が異なるｎ形半導体領域の表面と半導体層の表面とを露出させる工程を有する。 - 特許庁

An inside first DBR film 3a, an outside first DBR film 13, a quantum well active layer 5, a second DBR film 7 and an SiO_2 film 10 are formed on an n-type GaAs substrate 1.例文帳に追加

ｎ型のＧａＡｓ基板１上には、内側第１ＤＢＲ膜３ａ、外側第１ＤＢＲ膜１３、量子井戸活性層５、第２ＤＢＲ膜７及びＳｉＯ_2膜１０を形成している。 - 特許庁

The circularly polarizing element 10 is constituted as a cholesteric liquid crystal layer laminated body of n layers of liquid crystal layers 11, 12, 13,..., 1n each having a cholesteric phase structure having a helical axis 20 in the thickness direction.例文帳に追加

円偏光素子１０は、厚さ方向に螺旋軸２０を持つコレステリック相構造を有するｎ層の液晶層１１，１２，１３，…，１ｎのコレステリック液晶層積層体として構成されている。 - 特許庁

Since the trench 22 is narrow, the area can be made to be significantly reduced, as compared when the n+ type source region 104 is connected to the p+ type silicon substrate 101 through a deep diffusion layer.例文帳に追加

トレンチ溝２２の幅が狭いので、深い拡散層を通じてｎ＋型ソース領域１０４とｐ＋型シリコン基板１０１を接続する場合に比べて、大幅に面積を縮小することができる。 - 特許庁

A mask layer having an opening is formed on a region surrounded by the gate contact region 29, and an N-type channel region 33 and a top gate region 34 are formed through the opening.例文帳に追加

ゲートコンタクト領域２９で囲まれた領域上に、開口部４０を有するマスク層４１を形成し、該開口部４０を通してＮ型のチャネル領域３３とトップゲート領域３４を形成する。 - 特許庁

Thereby, a current flowing range can be expanded even within an n^- type drift layer 2 between the divided deep layers 10, so that more current can be flown between a source and a drain.例文帳に追加

これにより、分断されたｐ型ディープ層１０の間のｎ^-型ドリフト層２内でも電流の流れる範囲が広がるようにでき、ソース−ドレイン間により多くの電流が流れるようにできる。 - 特許庁

By providing a recess 2a and a projection 2b at places for setting channel regions in a D-mode JFET and an E-mode JFET respectively, an n-type channel layer 3 having a different thickness is formed on the same substrate.例文帳に追加

ＤモードとＥモードのＪＦＥＴにおけるチャネル領域を設定する場所にそれぞれ凹部２ａと凸部２ｂを備えることで、同一基板上に厚みが異なるｎ型チャネル層３を形成する。 - 特許庁

The semiconductor layer is configured such that a P+ diffusion region 8 and an N+ diffusion region 9 are respectively formed at each of both ends respectively connected to the anode electrode and the cathode electrode while the center is made as an intrinsic region 3.例文帳に追加

この半導体層はアノード電極及びカソード電極に接続している両端部にＰ＋拡散領域８及びＮ＋拡散領域９を形成し、中央部を真性領域３とする。 - 特許庁

A Schottky barrier ϕBn_1 satisfies a relation of 0.68 eV<ϕBn_1<1.05 eV, and even at 250°C, the Schottky contact of the Schottky electrode 5 with the n^--type semiconductor layer 2 is secured.例文帳に追加

上記ショットキー障壁φＢｎ_1が、０．６８ｅＶ＜φＢｎ_1＜１．０５ｅＶという関係を満足し、かつ２５０℃の温度でもショットキー電極５とｎ^-半導体層２とのショットキー接触を確保できる。 - 特許庁

The carrier for electrostatic latent image development includes a core material and a coating layer coating the core material and containing a resin where the resin has a hardness of not more than 100 N/mm^2 and a return rate of not less than 60%.例文帳に追加

芯材と、芯材を被覆し樹脂を含む被覆層と、を有し、樹脂の硬さが１００Ｎ／ｍｍ^２以下であり、樹脂の戻り率が６０％以上である、静電潜像現像用キャリアである。 - 特許庁

Namely, the semiconductor device 1 does not employ a thick-film SOI (Silicon On Insulator) substrate, and employs the P-type semiconductor substrate 2 provided with the N-type semiconductor layer 3 right above while having the LDMOSFET.例文帳に追加

すなわち、半導体装置１は、ＬＤＭＯＳＦＥＴを備えながら、厚膜ＳＯＩ基板ではなく、Ｎ型の半導体層３が直上に設けられたＰ型の半導体基板２を採用している。 - 特許庁

An extension layer 61 is formed by introducing through implantation, N-type impurities, for instance, arsenic at a relatively low concentration into a surface of a silicon substrate 1, in a low-voltage NMOS region LNR.例文帳に追加

低電圧ＮＭＯＳ領域ＬＮＲにおけるシリコン基板１の表面内に、Ｎ型不純物、例えばヒ素をイオン注入により比較的低濃度に導入して、エクステンション層６１を形成する。 - 特許庁

The insulating layer is a porous anodized film of aluminum, and has a Martens hardness of 1,000 to 3,500 N/mm2, and a ratio of an average pore size to an average wall thickness ranges from 0.2 to 0.5.例文帳に追加

絶縁層は、アルミニウムのポーラス型陽極酸化皮膜であり、陽極酸化皮膜は、マルテンス硬さが１０００〜３５００Ｎ／ｍｍ^２であり、平均壁厚に対する平均細孔径の比が０．２〜０．５である。 - 特許庁

Here, in the adhesion layer having the thickness of 20 μm and an adhesion area of 100 mm^2, the creep shift amount represents the shift amount after one hour when a tensile shearing force of 4.9 N is applied at 23°C.例文帳に追加

ここで、クリープズレ量は、厚み２０μｍ、接着面積１００ｍｍ^２の接着層において、２３℃で４．９Ｎの引張りせん断力を加えた場合の１時間後のズレ量を示す。 - 特許庁

A protective coating film containing a urethane resin having 600 to 3,400 N/mm tensile product and 100 to 600% elongation as physical properties of a coating film, and a granular inorganic aggregate is applied onto the waterproof layer.例文帳に追加

塗膜物性が、抗張積で６００〜３４００Ｎ／ｍｍであり、伸び率で１００〜６００％であるウレタン樹脂と粒状無機骨材を含む保護塗膜を防水層の上に積層する。 - 特許庁

An N-type epitaxial layer 12 is formed on a P-type semiconductor substrate 11, and a P-type device isolation region 13 is formed for specifying a drain region 121 common for LDMOS and JFET.例文帳に追加

Ｐ型半導体基板１１上にＮ型エピタキシャル層１２が形成され、ＬＤＭＯＳとＪＦＥＴに共通なドレイン領域１２１を規定するＰ型素子分離領域１３が形成される。 - 特許庁

Thereafter, the drift region 2 of the structure that the n-type region 4 and the p-type region 5 are alternately repeated in a lateral direction is formed by flattening the surface of the p-type semiconductor layer 11.例文帳に追加

その後、Ｐ型半導体層１１の表面を平坦化することで、Ｎ型領域４及びＰ型領域５が横方向にて交互に繰り返された構造のドリフト領域２を形成する。 - 特許庁

In a memory cell MC included in a memory circuit 3 of a system LSI, the gate electrode 43 of an N-channel MOS transistor Q and the cell plate electrode 48 of a capacitor C are formed out of a single wiring layer.例文帳に追加

システムＬＳＩのメモリ回路部３に含まれるメモリセルＭＣにおいて、ＮチャネルＭＯＳトランジスタＱのゲート電極４３とキャパシタＣのセルプレート電極４８とを同一配線層で形成する。 - 特許庁

In this MOS transistor 21, after an LOCOS oxide film 28 and a gate electrode 35 are formed on an epitaxial layer 23, an N+ type diffusion region 31 as the drain lead-out region is formed.例文帳に追加

本発明のＭＯＳトランジスタ２１では、エピタキシャル層２３上にＬＯＣＯＳ酸化膜２８、ゲート電極３５を形成した後に、ドレイン取り出し領域であるＮ＋型の拡散領域３１を形成する。 - 特許庁

The group III nitride-based compound semiconductor light-emitting element 100 is a face-up type LED where the n-electrode 30 is a light-reflecting electrode layer and takes out light passing through the translucent electrode 21.例文帳に追加

III族窒化物系化合物半導体発光素子１００は、ｎ電極３０が光反射電極層であり、透光性電極２１を通過した光の取り出しを行うフェイスアップ型ＬＥＤである。 - 特許庁

The dicing sheet includes a base and an adhesive layer formed on its one surface, and is characterized in that the product of the square of the thickness of the base and the Young's modulus of the base is 0.3 to 6.5 N.例文帳に追加

本発明のダイシングシートは、基材と、その片面に形成された粘着剤層とからなり、該基材の厚みの二乗と該基材のヤング率との積が０．３〜６．５Ｎであることを特徴とする。 - 特許庁

The source/drain of the sense field-effect transistor is formed as an embedded doping layer (e.g. N+ in a P-type doped substrate) formed, prior to the formation of a polysilicon floating gate and a control gate.例文帳に追加

センス電界効果トランジスタのソース／ドレインは、ポリシリコン浮遊ゲート及びコントロールゲートの形成前に形成される埋込ドーピング層（例えば、Ｐ型にドーピングされた基板中のＮ＋）から形成される。 - 特許庁

In the device formation area 50 adjacent to the separation area 4, a gettering layer 9 made of the n^+-type impurity "phosphorus" is formed along and all around the separation area 4.例文帳に追加

分離領域４に隣接する素子形成領域５０には分離領域４に沿った形で、分離領域４の全周にＮ^＋型不純物であるリンで形成されたゲッタリング層９が形成される。 - 特許庁

To provide an ohmic electrode which has a low contact resistance value and hardly generates peeling from a semiconductor layer, an n-type electrode and a nitride compound semiconductor light emitting element, and to provide a manufacturing method thereof.例文帳に追加

低い接触抵抗値を有し、半導体層からの剥がれが生じにくいオーミック電極とｎ型電極と窒化物系化合物半導体発光素子とその製造方法を提供する。 - 特許庁

The sensor 2 uses the compound semiconductor thin film exhibiting an n-type conductivity and containing In, In and Sb and InSb manufactured on the insulating layer formed on the Si substrate as the magnetic sensor.例文帳に追加

磁気センサ２は、Ｓｉ基板上に形成された絶縁層上に製作されたＩｎ、Ｉｎ及びＳｂ、ＩｎＳｂを含むｎ型の導電性を示す化合物半導体薄膜を感磁部としている。 - 特許庁