「N layer」に関連した英語例文の一覧と使い方(115ページ目) - Weblio英語例文検索

Then, by appropriately setting the impurity concentration of the n+GaAs layer 4, the conductivity is adjusted, and increase in the forward rising voltage due to the improvement of withstand voltage characteristics is inhibited.例文帳に追加

そしてｎ^+ ＧａＡｓ層４の不純物濃度を適宜に設定することにより、その導電性を調整し、耐圧特性の改善に伴う順方向立ち上がり電圧上昇を抑えるようにした。 - 特許庁

The upper electrode 20 is sandwiched by an upper substrate composed of an insulating material and the insulating layer 50 and has a structure not touching the n-type and p-type thermoelectric semiconductor elements 16 and 18 directly.例文帳に追加

上部電極２０は、絶縁材料からなる上部基板と絶縁層５０とに狭持され、ｎ型およびｐ型熱電半導体エレメント１６，１８と直接接触しない構造となる。 - 特許庁

In the production method, firstly, a Group III nitride semiconductor layer 11, an ITO electrode 15, a p-electrode 12, and an n-electrode 13 are formed on a top surface of a GaN substrate 10 through MOCVD.例文帳に追加

まず、ＧａＮ基板１０表面上に、ＭＯＣＶＤ法によってIII 族窒化物半導体からなる半導体層１１、ＩＴＯ電極１５、ｐ電極１２、ｎ電極１３を形成する。 - 特許庁

The light emitting element includes: a semiconductor core 11 made of a bar-like n-type GaN having a circular cross section, and a semiconductor layer 12 made of a p-type GaN formed so as to cover part of the semiconductor core 11.例文帳に追加

断面円形の棒状のｎ型ＧaＮからなる半導体コア１１と、上記半導体コア１１の一部を覆うように形成されたｐ型ＧaＮからなる半導体層１２とを備える。 - 特許庁

Further, annealing processing is carried out to form an interface bond state in which the Ga-N bond is dominant in a nitriding layer 5, thereby the interface level density can be made to be much lower.例文帳に追加

また、アニール処理することにより、窒化処理層５においてＧａ−Ｎ結合が支配的となった界面結合状態を形成し、界面準位密度を一段と低減させることができる。 - 特許庁

The drift region 1 has such a resistivity that a depletion layer extended from a collector region 10 provided on the rear surface of the n^- type drift region 1 toward the shell region 5 does not reach the shell region 5.例文帳に追加

ドリフト領域１は、ｎ^-型のドリフト領域１の裏面に設けられたコレクタ領域１０からシェル領域５に向かって拡がる空乏層がシェル領域５に到達しない抵抗率を有する。 - 特許庁

A photovoltaic cell element 1 is formed which is provided with an n-type silicon substrate 2 and through-holes 3 penetrating the silicon substrate 2, and has a p-type diffusion layer 4 provided at least on a top surface of the silicon substrate 2.例文帳に追加

ｎ型シリコン基板２と、シリコン基板２を貫通するスルーホール３を設け、シリコン基板２の少なくとも表面に設けたｐ型の拡散層４を有する光電池セル素子１を形成する。 - 特許庁

A novel inclined band gap interface layer of p-i and i-n is formed by continuous growth method, and electrical contact resistance is decreased by improving the characteristics of a composition surface.例文帳に追加

本発明では連続成長の方法で新規の傾斜バンドギャップのｐ−ｉとｉ−ｎ界面層を製造しており、接合面の特性を改善することで接触電気抵抗を減少させる。 - 特許庁

A sputtering target is used for forming the n-layer of the solar cell, contains Zn, Sn and O, and has atomic ratio of Zn and Sn from 20:80 or more to 80:20 or less.例文帳に追加

本発明のスパッタリングターゲットは、太陽電池のｎ層を形成するために用いられ、Ｚｎ、Ｓｎ及びＯを含有し、ＺｎとＳｎとの原子数比が２０：８０以上８０：２０以下である。 - 特許庁

With this structure, a channel region is efficiently arranged to suppress occurrence of parasitic currents in the P-type diffusion layer, thereby preventing fluctuation in on-resistance value of an N-channel MOS transistor 1.例文帳に追加

この構造により、効率的にチャネル領域が配置され、Ｐ型の拡散層での寄生電流の発生が抑制され、Ｎチャネル型ＭＯＳトランジスタ１のオン抵抗値の変動が防止される。 - 特許庁

Also, a phosphorus ion 21 is implanted on condition that it stays on the insulating film 13 for the implantation mask at the P-type region forming position 9 and it stays in the SOI layer 5 at the N-type region forming position 11.例文帳に追加

また、リンイオン２１を、Ｐ型領域形成位置９では注入マスク用絶縁膜１３に留まり、Ｎ型領域形成位置１１ではＳＯＩ層５に留まる条件で注入する。 - 特許庁

To prevent the generation of a carrier (electron) movement reduction phenomenon, which is generated due to the diffusion of In atoms, contained in an i-InGaAs channel layer, to the sides of n-AlGaAs carrier supply layers in a field effect transistor (FET).例文帳に追加

電界効果トランジスタにおけるｉ−ＩｎＧａＡｓチャネル層中のＩｎ原子がｎ−ＡｌＧａＡｓキャリア供給層側へ拡散することによるキャリア（電子）移動度低下の現象を防止する。 - 特許庁

It is preferable that total 0.05-10 wt.% of one or two or more kind of elements out of B, C, Al, Si, Ti, Fe, Zr, Mo, W, Hf, Nb and V other than Cr, N, O are contained in at least B layer of the hard coating 3.例文帳に追加

硬質皮膜３の少なくともＢ層には、Ｃｒ，Ｎ，Ｏの他に、Ｂ，Ｃ，Ａｌ，Ｓｉ，Ｔｉ，Ｆｅ，Ｚｒ，Ｍｏ，Ｗ，Ｈｆ，Ｎｂ，及びＶの中の一種又は二種以上を合計で０．０５〜１０重量％含有していることが好ましい。 - 特許庁

A lining layer of 700-3,000 g/m^2 containing a propylene resin and an EVA resin as main components is provided on the back surface of a fiber skin material, and the bending strength (maximum load) thereof is set to 6-40 N.例文帳に追加

繊維表皮材の裏面にポリプロピレン樹脂とＥＶＡ樹脂を主成分として含む７００〜３０００ｇ／ｍ^２の裏打層からなり、その曲げ強さ（最大荷重）が６〜４０Ｎにする。 - 特許庁

To restrain accumulation of carrier in an interface between an InAlAs buffer layer and an InP substrate in an epitaxial wafer of an n-type InAlAs/InGaAs system HEMT structure using InP in a substrate.例文帳に追加

基板にＩｎＰを用いたｎ型ＩｎＡｌＡｓ／ＩｎＧａＡｓ系ＨＥＭＴ構造のエピタキシャルウェハにおいて、ＩｎＡｌＡｓバッファ層とＩｎＰ基板との界面におけるキャリアの蓄積を抑制することを可能とする。 - 特許庁

A semiconductor laser 1A includes an n-type semiconductor region 3a, a p-type semiconductor region 7a, a semiconductor mesa 5A, and a semiconductor buried region 19A having a deeply buried layer 20A.例文帳に追加

半導体レーザ１Ａは、ｎ型半導体領域３ａとｐ型半導体領域７ａと半導体メサ５Ａと深部埋め込み層２０Ａを有する半導体埋め込み領域１９Ａとを備える。 - 特許庁

To provide a tetrazine derivative stable to atmosphere and light, and exhibiting n type semiconductor characteristics by using thereof as a semiconductor layer in an organic transistor element.例文帳に追加

本発明の目的は、大気及び光に対して安定であり、有機トランジスタ素子における半導体層として用いることでｎ型半導体特性を示すテトラジン誘導体を提供することにある。 - 特許庁

A local lifetime control region 2 is formed inside the low-concentration n^--type base layer 1, thus relaxing the inclination of field strength in the diode, suppressing the occurrence of an avalanche, and reducing power loss.例文帳に追加

低濃度のｎ-型ベース層１の内部に局所ライフタイム制御領域２を形成するため、ダイオード内の電界強度の傾斜を緩和できアバランシェの発生を抑制でき電力損失を低減できる。 - 特許庁

A plurality of p guard ring layers 34 are formed by dispersion on the other surface of the n-layer 31 with intervals between each other selectively and in flat stripes, and conduits are formed and filled with insulators 37.例文帳に追加

ｎ- 層31の他方の表面には複数のｐガードリング層34が互いに間隔をおいて選択的、且つ、平面ストライプ状に拡散形成され、溝が形成されて絶縁物37で埋め込まれている。 - 特許庁

The ridge 26 is filled up with an n-GaN filling layer 28 except the uppermost p-GaN contact 24 of the ridge 26, and an electrode 29 on the (p) side is provided on the p-GaN contact 24.例文帳に追加

リッジ２６は、リッジ２６上部のｐ−ＧａＮコンタクト２４を除いて、ｎ−ＧａＮ埋め込み層２８によって埋め込まれ、ｐ−ＧａＮコンタクト２４上にはｐ側電極２９が設けられている。 - 特許庁

By this, even if the communication infrastructure used for connection to the other station is changed, no switching occurs with a session C 1a-Cna that connects application programs dev-1 to dev-n to the protocol layer 22.例文帳に追加

このため、相手局との接続に用いる通信インフラを切り替えても、アプリケーションプログラムｄｅｖ−１〜ｄｅｖ−ｎとプロトコル層２２とを接続するセッションＣ 1ａ〜Ｃｎａについては切り替わらない。 - 特許庁

The cord of the annular core material 6 or the cord used for the loop belt layer 7 is preferably a member (a high-elongation cord) with the elongation at a tensile load of 150-200 N being 2.0-3.5%.例文帳に追加

上記環状コア材６のコード、またはループベルト層７に用いられるコードは、引張り荷重１５０〜２００Ｎ時の伸びが２．０〜３．５％であるような部材（ハイエロンゲーションコード）とするのがよい。 - 特許庁

The n-type layer 3 has a first boundary side parallel with a channel breadthwise direction (Y direction) of the transfer channel and a second boundary side parallel with a channel lengthwise direction (X direction) of the transfer channel.例文帳に追加

ｎ型層３は、前記転送トランジスタのチャネル幅方向（Ｙ方向）に平行な第１の境界辺と、前記転送トランジスタのチャネル長方向（Ｘ方向）に平行な第２の境界辺と、を有する。 - 特許庁

A silicide layer 7s where an edge at the side of a memory gate electrode MG is prescribed with the sidewall 12A is formed on the upper surface of an n^+-type semiconductor region 5Sp for the source of the memory cell MC.例文帳に追加

メモリセルＭＣのソース用のｎ^＋型の半導体領域５Ｓｐの上面には、メモリゲート電極ＭＧ側の端部が上記サイドウォール１２Ａで規定されるシリサイド層７ｓが形成されている。 - 特許庁

When being irradiated with an electron beam EB from an electron emission source 7, the Al_0.7Ga_0.3 N/AlN multiple quantum well layer 5 is excited, and deep UV light DUV is radiated from a light-extraction face F of a sapphire (0001) substrate 1.例文帳に追加

電子放出源７より電子線ＥＢが照射されると、Al_0.7Ga_0.3N/AlN多重量子井戸層５が励起されて深紫外光ＤＵＶがサファイア（0001）基板１の光取り出し面Ｆより放射される。 - 特許庁

An apparatus for joining the flat additional product 2 having a viscous layer to the printed product 9 has n pieces of holding elements 201, 202...20n to be driven on a first passage B1 circulating around a first axis x.例文帳に追加

粘着層を有する平らな補充製品2を印刷物9に接合させる装置は、第１軸ｘ回りに循環する第１経路B1上で駆動されるｎ個の保持要素20_1,20_2・・・20_nを有する。 - 特許庁

To provide a two-layer perpendicular magnetic recording medium having a high medium S/N at a recording density of 50 gigabits or more per square inch, and to provide a magnetic storage device which has a low error rate and excellent reliability.例文帳に追加

１平方インチあたり５０ギガビット以上の記録密度で高い媒体Ｓ／Ｎを有する二層垂直磁気記録媒体と、エラーレートの低い、信頼性に優れた磁気記憶装置を提供する。 - 特許庁

Accordingly, excessive carriers in the N^--type substrate 10 are removed through re-coupling in the regional damage layer 20 on the occasion of recovery of FWD to reduce the carriers making contribution to a backward current.例文帳に追加

これにより、ＦＷＤのリカバリ時に領域部ダメージ層２０にてＮ−型基板１０内の過剰キャリアを再結合によって消滅させ、逆方向電流に寄与するキャリアを減少させる。 - 特許庁

The development may be carried out by blowing (jetting) the developer on the photosensitive layer at 15-75° angle and the blowing may be carried out under a high pressure, e.g. about 700-5,000 N/cm2 pressure.例文帳に追加

現像は、現像剤を感光層に対して１５〜７５°の角度で噴射（噴出）させることにより行ってもよく、噴出は高圧（例えば、７００〜５０００Ｎ／ｃｍ^2程度の圧力）で行ってもよい。 - 特許庁

The n-type charge transportation layer is formed of an acicula 17 having irregularity on its side faces.例文帳に追加

一対の基板間に、ｎ型の電荷輸送層、光吸収層、ｐ型の電荷輸送層を有する光電変換装置において、ｎ型の電荷輸送層は、側面に凹凸を有する針状結晶１７で構成する。 - 特許庁

At least one layer of a hard heat-resistant film consisting of at least one element selected from among C, N, and O, and Ti and Al as the main component is provided on a part related to at least cutting.例文帳に追加

Ｃ、ＮおよびＯの中から選択される少なくとも１種の元素と、Tiと、Alとを主成分とした少なくとも１層の硬質耐熱被膜を少なくとも切削に関与する箇所に有する。 - 特許庁

The memory cell region 100 and the dummy cell region 300 include a first conductive (p-type) first well 42, a second conductive (n-type) second well 44 and a second conductive embedded layer 50.例文帳に追加

メモリセル領域１００およびダミーセル領域３００は、第１導電型（ｐ型）の第１ウェル４２と、第２導電型（ｎ型）の第２ウェル４４と、第２導電型の埋込み層５０を含む。 - 特許庁

Then, a mask layer 41 having an opening 40 is so formed on the region surrounded by the gate contact region 29 as to form an N-type channel region 33 and a top gate region 34 through the opening 40.例文帳に追加

ゲートコンタクト領域２９で囲まれた領域上に、開口部４０を有するマスク層４１を形成し、該開口部４０を通してＮ型のチャネル領域３３とトップゲート領域３４を形成する。 - 特許庁

A trench 24 is formed partially in the surface layer of the N-type well 22 which is exposed two-dimensionally and regularly over a plurality of positions on the surface of the residual region 20.例文帳に追加

Ｎ型ウエル２２の表層の一部には溝部２４が形成されており、Ｎ型ウエル２２が残余領域２０の表面において複数箇所に渡って二次元的に規則的に露出している。 - 特許庁

Even if forward-direction surge is applied, an n^- drift layer 102 is subjected to conductivity modulation, on-state resistance is lowered, and calorific value is reduced, thus improving resistance to forward-direction surge.例文帳に追加

順方向サージが印加されても、Ｎ^−ドリフト層１０２が伝導度変調され、オン抵抗が低下し、発熱量が低下するので、順方向サージに対する耐性を向上することができる。 - 特許庁

In addition, one impurity 106 is introduced into a region within 30 nm from the surface of the semiconductor layer 101 between the p-type region 102 and the n-type region 103.例文帳に追加

加えて、ｐ型領域１０２とｎ型領域１０３とに挟まれた半導体層１０１の表面より３０ｎｍ以内の領域に導入された１個の不純物１０６を備えている。 - 特許庁

If this is set as a basic configuration, the on-resistance will be reduced, while the maximum cut-off current density is high by increasing the conductivity modulation of the N- base layer 1 with the large depth D of the trench 3.例文帳に追加

これを基本構成とすれば、トレンチ３の深さＤを大としてＮ^-ベース層１の伝導度変調を強めることでオン抵抗を低減し、かつ最大遮断電流密度を大とすることができる。 - 特許庁

To provide a method for fabricating a photoelectric converter having excellent characteristics by controlling the quality of an ZnO film touching an n-type non-single crystal semiconductor layer.例文帳に追加

ｎ型非単結晶半導体層に接触するＺｎＯ膜の膜質を制御することにより、優れた特性の光電変換装置を得ることを可能とする光電変換装置の製造方法を提供する。 - 特許庁

Therefore, in the island regions 8 and 9 constituting the small signal 2, the substrate 4 and the first epitaxial layer 5 are substantially demarcated by the n-type embedded diffusion regions 29 on which a power-supply potential is applied.例文帳に追加

そのことで、小信号部２を構成する島領域８、９では、実質、電源電位が印加されたＮ型の埋込拡散領域２９で、基板４と第１のエピタキシャル層５とが区分される。 - 特許庁

The reflective films 19 in the regions at the lower side of the wiring-shaped portion 17B of the n-electrode 17 and the wiring-shaped portion 18B of the p-electrode 18 among those are located under a light-emitting layer 12.例文帳に追加

そのうち、ｎ電極１７の配線状部１７Ｂ、ｐ電極１８の配線状部１８Ｂの下側にあたる領域の反射膜１９は、発光層１２よりも下側に位置している。 - 特許庁

Thus, the constructed vegetation foundation layer 10 can shorten a period until the root entwines with the vegetation net 11 more than a conventional period for seeding and planting the face of a slope N by growing from a seed.例文帳に追加

そのため、構築された植生基盤層１０は、種子から生育させて法面Ｎを緑化させていた従来と比較して、根が植生ネット１１に絡み付くまでの期間を短縮することができる。 - 特許庁

Holes 11 are made in the positions of the terminal pads 7, connected to the gate and drain electrodes of the n-type GaN substrate 1, with the depth reaching the i-type GaN layer 2 from the back.例文帳に追加

ｎ型ＧａＮ基板１のゲート及びドレイン電極に接続される各端子パッド７の位置に、裏面から少なくともｉ型ＧａＮ層２に達する深さをもってホール１１を形成する。 - 特許庁

An n-type InP board 90a (substrate) laminated with a compound semiconductor layer 20a is transferred and placed on a susceptor 11 in a chamber 13, to which CH_4/H_2/CL_2 mixed gas is supplied.例文帳に追加

まず、化合物半導体層２０ａが被着されたｎ型ＩｎＰ基板９０ａ（基体）をチャンバ１３内のサセプタ１１に移載し、チャンバ１３内にＣＨ_４／Ｈ_２／Ｃｌ_２混合ガスを供給する。 - 特許庁

After a channel protective layer is formed over an oxide semiconductor film containing In, Ga and Zn, a film having n-type conductivity and a conductive film are formed, and a resist mask is formed over the conductive film.例文帳に追加

Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体膜上にチャネル保護層を形成した後、ｎ型の導電型を有する膜と、導電膜を成膜し、導電膜上にレジストマスクを形成する。 - 特許庁

After an n-type semiconductor region 6 is formed on the principal surface of a semiconductor substrate 1Sub, a memory gate electrode MG and the charge accumulation layer CSL of a split-gate type memory cell are formed thereon.例文帳に追加

半導体基板１Ｓｕｂの主面にｎ型の半導体領域６を形成した後、その上にスプリットゲート型のメモリセルのメモリゲート電極ＭＧおよび電荷蓄積層ＣＳＬを形成する。 - 特許庁