「N layer」に関連した英語例文の一覧と使い方(115ページ目) - Weblio英語例文検索

The source/drain of the sense field-effect transistor is formed as an embedded doping layer (e.g. N+ in a P-type doped substrate) formed, prior to the formation of a polysilicon floating gate and a control gate.例文帳に追加

センス電界効果トランジスタのソース／ドレインは、ポリシリコン浮遊ゲート及びコントロールゲートの形成前に形成される埋込ドーピング層（例えば、Ｐ型にドーピングされた基板中のＮ＋）から形成される。 - 特許庁

In the device formation area 50 adjacent to the separation area 4, a gettering layer 9 made of the n^+-type impurity "phosphorus" is formed along and all around the separation area 4.例文帳に追加

分離領域４に隣接する素子形成領域５０には分離領域４に沿った形で、分離領域４の全周にＮ^＋型不純物であるリンで形成されたゲッタリング層９が形成される。 - 特許庁

To provide an ohmic electrode which has a low contact resistance value and hardly generates peeling from a semiconductor layer, an n-type electrode and a nitride compound semiconductor light emitting element, and to provide a manufacturing method thereof.例文帳に追加

低い接触抵抗値を有し、半導体層からの剥がれが生じにくいオーミック電極とｎ型電極と窒化物系化合物半導体発光素子とその製造方法を提供する。 - 特許庁

The sensor 2 uses the compound semiconductor thin film exhibiting an n-type conductivity and containing In, In and Sb and InSb manufactured on the insulating layer formed on the Si substrate as the magnetic sensor.例文帳に追加

磁気センサ２は、Ｓｉ基板上に形成された絶縁層上に製作されたＩｎ、Ｉｎ及びＳｂ、ＩｎＳｂを含むｎ型の導電性を示す化合物半導体薄膜を感磁部としている。 - 特許庁

Further, an n^+ diffusion region 7 acting like a drain of the MOSFET in the MIS region and the p-GaN layer 11 of the pn diode of the bulk region are electrically connected bi a short-circuit electrode 8.例文帳に追加

そして、ＭＩＳ領域のＭＯＳＦＥＴのドレインとなるｎ^+拡散領域７と、バルク領域のｐｎダイオードのｐ−ＧａＮ層１１を、短絡電極８を介して電気的に接続する。 - 特許庁

The junction FET 1 has a built-in pn diodes 2, 3 formed on the main face of the n^+ substrate 12 to electrically connect the p^+ layer 9 in the gate region to the gate electrode 14.例文帳に追加

この接合ＦＥＴ１は、さらに、ｎ^＋基板１２の主面に形成され、ゲート領域のｐ^＋層９とゲート電極１４とを電気的に接続するｐｎダイオード２、３を内蔵している。 - 特許庁

Then, by appropriately setting the impurity concentration of the n+GaAs layer 4, the conductivity is adjusted, and increase in the forward rising voltage due to the improvement of withstand voltage characteristics is inhibited.例文帳に追加

そしてｎ^+ ＧａＡｓ層４の不純物濃度を適宜に設定することにより、その導電性を調整し、耐圧特性の改善に伴う順方向立ち上がり電圧上昇を抑えるようにした。 - 特許庁

The upper electrode 20 is sandwiched by an upper substrate composed of an insulating material and the insulating layer 50 and has a structure not touching the n-type and p-type thermoelectric semiconductor elements 16 and 18 directly.例文帳に追加

上部電極２０は、絶縁材料からなる上部基板と絶縁層５０とに狭持され、ｎ型およびｐ型熱電半導体エレメント１６，１８と直接接触しない構造となる。 - 特許庁

In the production method, firstly, a Group III nitride semiconductor layer 11, an ITO electrode 15, a p-electrode 12, and an n-electrode 13 are formed on a top surface of a GaN substrate 10 through MOCVD.例文帳に追加

まず、ＧａＮ基板１０表面上に、ＭＯＣＶＤ法によってIII 族窒化物半導体からなる半導体層１１、ＩＴＯ電極１５、ｐ電極１２、ｎ電極１３を形成する。 - 特許庁

Therefore, in the island regions 8 and 9 constituting the small signal 2, the substrate 4 and the first epitaxial layer 5 are substantially demarcated by the n-type embedded diffusion regions 29 on which a power-supply potential is applied.例文帳に追加

そのことで、小信号部２を構成する島領域８、９では、実質、電源電位が印加されたＮ型の埋込拡散領域２９で、基板４と第１のエピタキシャル層５とが区分される。 - 特許庁

The reflective films 19 in the regions at the lower side of the wiring-shaped portion 17B of the n-electrode 17 and the wiring-shaped portion 18B of the p-electrode 18 among those are located under a light-emitting layer 12.例文帳に追加

そのうち、ｎ電極１７の配線状部１７Ｂ、ｐ電極１８の配線状部１８Ｂの下側にあたる領域の反射膜１９は、発光層１２よりも下側に位置している。 - 特許庁

Thus, the constructed vegetation foundation layer 10 can shorten a period until the root entwines with the vegetation net 11 more than a conventional period for seeding and planting the face of a slope N by growing from a seed.例文帳に追加

そのため、構築された植生基盤層１０は、種子から生育させて法面Ｎを緑化させていた従来と比較して、根が植生ネット１１に絡み付くまでの期間を短縮することができる。 - 特許庁

Holes 11 are made in the positions of the terminal pads 7, connected to the gate and drain electrodes of the n-type GaN substrate 1, with the depth reaching the i-type GaN layer 2 from the back.例文帳に追加

ｎ型ＧａＮ基板１のゲート及びドレイン電極に接続される各端子パッド７の位置に、裏面から少なくともｉ型ＧａＮ層２に達する深さをもってホール１１を形成する。 - 特許庁

An n-type InP board 90a (substrate) laminated with a compound semiconductor layer 20a is transferred and placed on a susceptor 11 in a chamber 13, to which CH_4/H_2/CL_2 mixed gas is supplied.例文帳に追加

まず、化合物半導体層２０ａが被着されたｎ型ＩｎＰ基板９０ａ（基体）をチャンバ１３内のサセプタ１１に移載し、チャンバ１３内にＣＨ_４／Ｈ_２／Ｃｌ_２混合ガスを供給する。 - 特許庁

After a channel protective layer is formed over an oxide semiconductor film containing In, Ga and Zn, a film having n-type conductivity and a conductive film are formed, and a resist mask is formed over the conductive film.例文帳に追加

Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体膜上にチャネル保護層を形成した後、ｎ型の導電型を有する膜と、導電膜を成膜し、導電膜上にレジストマスクを形成する。 - 特許庁

After an n-type semiconductor region 6 is formed on the principal surface of a semiconductor substrate 1Sub, a memory gate electrode MG and the charge accumulation layer CSL of a split-gate type memory cell are formed thereon.例文帳に追加

半導体基板１Ｓｕｂの主面にｎ型の半導体領域６を形成した後、その上にスプリットゲート型のメモリセルのメモリゲート電極ＭＧおよび電荷蓄積層ＣＳＬを形成する。 - 特許庁

Further, a second inductive impurity is ion-implanted to a deep region 4B, deeper than the region 4A and to the depth where C, is ion-implanted in the surface layer of the n-type drift region 2.例文帳に追加

そして、ｎ型ドリフト領域２の表層部のうち、Ｃが注入された領域４Ａ及び該Ｃが注入された深さよりも深い領域４Ｂまで第２導電型不純物をイオン注入する。 - 特許庁

The neutralizer supply sources are built independent of the toner supply sources to supply the powdered neutralizer (N) to the upstream ends to remove the charge on the surface of the cover layer.例文帳に追加

除電剤供給源は、被覆層の表面を除電するための粉末状の除電剤（Ｎ）を上流側端部に供給するように構成されていて、トナー供給源とは独立に設けられている。 - 特許庁

The charge accumulation film has a two-layer structure consisting of an Si-rich first silicon nitride film 44 formed on the tunnel oxide film and an N-rich second silicon nitride film 45 formed on the first silicon nitride film.例文帳に追加

電荷蓄積膜は、トンネル酸化膜上に形成されたＳｉリッチな第１シリコン窒化膜４４と、第１シリコン窒化膜上に形成されたＮリッチな第２シリコン窒化膜４５の２層構造で形成される。 - 特許庁

A plurality of p guard ring layers 34 are formed by dispersion on the other surface of the n-layer 31 with intervals between each other selectively and in flat stripes, and conduits are formed and filled with insulators 37.例文帳に追加

ｎ- 層31の他方の表面には複数のｐガードリング層34が互いに間隔をおいて選択的、且つ、平面ストライプ状に拡散形成され、溝が形成されて絶縁物37で埋め込まれている。 - 特許庁

The ridge 26 is filled up with an n-GaN filling layer 28 except the uppermost p-GaN contact 24 of the ridge 26, and an electrode 29 on the (p) side is provided on the p-GaN contact 24.例文帳に追加

リッジ２６は、リッジ２６上部のｐ−ＧａＮコンタクト２４を除いて、ｎ−ＧａＮ埋め込み層２８によって埋め込まれ、ｐ−ＧａＮコンタクト２４上にはｐ側電極２９が設けられている。 - 特許庁

By this, even if the communication infrastructure used for connection to the other station is changed, no switching occurs with a session C 1a-Cna that connects application programs dev-1 to dev-n to the protocol layer 22.例文帳に追加

このため、相手局との接続に用いる通信インフラを切り替えても、アプリケーションプログラムｄｅｖ−１〜ｄｅｖ−ｎとプロトコル層２２とを接続するセッションＣ 1ａ〜Ｃｎａについては切り替わらない。 - 特許庁

The development may be carried out by blowing (jetting) the developer on the photosensitive layer at 15-75° angle and the blowing may be carried out under a high pressure, e.g. about 700-5,000 N/cm2 pressure.例文帳に追加

現像は、現像剤を感光層に対して１５〜７５°の角度で噴射（噴出）させることにより行ってもよく、噴出は高圧（例えば、７００〜５０００Ｎ／ｃｍ^2程度の圧力）で行ってもよい。 - 特許庁

The n-type charge transportation layer is formed of an acicula 17 having irregularity on its side faces.例文帳に追加

一対の基板間に、ｎ型の電荷輸送層、光吸収層、ｐ型の電荷輸送層を有する光電変換装置において、ｎ型の電荷輸送層は、側面に凹凸を有する針状結晶１７で構成する。 - 特許庁

Even if forward-direction surge is applied, an n^- drift layer 102 is subjected to conductivity modulation, on-state resistance is lowered, and calorific value is reduced, thus improving resistance to forward-direction surge.例文帳に追加

順方向サージが印加されても、Ｎ^−ドリフト層１０２が伝導度変調され、オン抵抗が低下し、発熱量が低下するので、順方向サージに対する耐性を向上することができる。 - 特許庁

In addition, one impurity 106 is introduced into a region within 30 nm from the surface of the semiconductor layer 101 between the p-type region 102 and the n-type region 103.例文帳に追加

加えて、ｐ型領域１０２とｎ型領域１０３とに挟まれた半導体層１０１の表面より３０ｎｍ以内の領域に導入された１個の不純物１０６を備えている。 - 特許庁

If this is set as a basic configuration, the on-resistance will be reduced, while the maximum cut-off current density is high by increasing the conductivity modulation of the N- base layer 1 with the large depth D of the trench 3.例文帳に追加

これを基本構成とすれば、トレンチ３の深さＤを大としてＮ^-ベース層１の伝導度変調を強めることでオン抵抗を低減し、かつ最大遮断電流密度を大とすることができる。 - 特許庁

To provide a method for fabricating a photoelectric converter having excellent characteristics by controlling the quality of an ZnO film touching an n-type non-single crystal semiconductor layer.例文帳に追加

ｎ型非単結晶半導体層に接触するＺｎＯ膜の膜質を制御することにより、優れた特性の光電変換装置を得ることを可能とする光電変換装置の製造方法を提供する。 - 特許庁

Accordingly, excessive carriers in the N^--type substrate 10 are removed through re-coupling in the regional damage layer 20 on the occasion of recovery of FWD to reduce the carriers making contribution to a backward current.例文帳に追加

これにより、ＦＷＤのリカバリ時に領域部ダメージ層２０にてＮ−型基板１０内の過剰キャリアを再結合によって消滅させ、逆方向電流に寄与するキャリアを減少させる。 - 特許庁

At least one layer of a hard heat-resistant film consisting of at least one element selected from among C, N, and O, and Ti and Al as the main component is provided on a part related to at least cutting.例文帳に追加

Ｃ、ＮおよびＯの中から選択される少なくとも１種の元素と、Tiと、Alとを主成分とした少なくとも１層の硬質耐熱被膜を少なくとも切削に関与する箇所に有する。 - 特許庁

The memory cell region 100 and the dummy cell region 300 include a first conductive (p-type) first well 42, a second conductive (n-type) second well 44 and a second conductive embedded layer 50.例文帳に追加

メモリセル領域１００およびダミーセル領域３００は、第１導電型（ｐ型）の第１ウェル４２と、第２導電型（ｎ型）の第２ウェル４４と、第２導電型の埋込み層５０を含む。 - 特許庁

To prepare an ink composition having n excellent storage stability, capable of obtaining a trace or a coating layer having a visual angle depending multicolor property on a white foundation without having been accomplished by usual metal pigments and pearl pigments.例文帳に追加

優れた保存安定性を発揮しながら、従来の金属顔料やパール顔料では実現できなかった、白色下地における視角依存多色性を持つ筆跡乃至塗膜を得ることができる。 - 特許庁

When silicon is a single crystal, a work function of n-type silicon is generally 4.05 eV, and therefore a work function of the material of the conductive layer 30 needs to be smaller than 4.05 eV.例文帳に追加

珪素が単結晶の場合、ｎ型珪素の仕事関数は一般に４．０５ｅＶであるとされているから、導電性層３０の材料の仕事関数は４．０５ｅＶよりも小さい必要がある。 - 特許庁

In this double-sided self-adhesive tape, the self-adhesive composition constituting the self-adhesive layer has, for example, an elastic modulus of at least 0.075 MPa and a peeling adhesion of at least 4 N/20 mm.例文帳に追加

この前記両面粘着テープは、例えば、粘着剤層を構成する粘着剤組成物の弾性率が０．０７５ＭＰａ以上であり、且つ剥離接着力が４Ｎ／２０ｍｍ以上である。 - 特許庁

On the high resistance layer 1, a cathode Cath is formed in a region at the upper portion of the p-GaN region 4, and an anode An is formed in a region at the upper portion of the n-GaN region 3.例文帳に追加

高抵抗層１の上で、ｐ−ＧａＮ領域４の上部に当たる領域に陰極Ｃａｔｈが、ｎ−ＧａＮ領域３の上部に当たる領域に陽極Ａｎが形成されている。 - 特許庁

Due to this structure, a depletion layer becomes easy to be expanded into the n^--type drift region 3 side at a region from the surface to a deep part of a substrate, reducing the concentration of an electric field.例文帳に追加

このような構成とすれば、基板表面から基板深くまでの領域において、ｎ^-型ドリフト領域３側へ空乏層が広がり易くなり、電界集中を緩和することができる。 - 特許庁

A photovoltaic cell element 1 is formed which is provided with an n-type silicon substrate 2 and through-holes 3 penetrating the silicon substrate 2, and has a p-type diffusion layer 4 provided at least on a top surface of the silicon substrate 2.例文帳に追加

ｎ型シリコン基板２と、シリコン基板２を貫通するスルーホール３を設け、シリコン基板２の少なくとも表面に設けたｐ型の拡散層４を有する光電池セル素子１を形成する。 - 特許庁

A novel inclined band gap interface layer of p-i and i-n is formed by continuous growth method, and electrical contact resistance is decreased by improving the characteristics of a composition surface.例文帳に追加

本発明では連続成長の方法で新規の傾斜バンドギャップのｐ−ｉとｉ−ｎ界面層を製造しており、接合面の特性を改善することで接触電気抵抗を減少させる。 - 特許庁

Also, a phosphorus ion 21 is implanted on condition that it stays on the insulating film 13 for the implantation mask at the P-type region forming position 9 and it stays in the SOI layer 5 at the N-type region forming position 11.例文帳に追加

また、リンイオン２１を、Ｐ型領域形成位置９では注入マスク用絶縁膜１３に留まり、Ｎ型領域形成位置１１ではＳＯＩ層５に留まる条件で注入する。 - 特許庁

To prevent the generation of a carrier (electron) movement reduction phenomenon, which is generated due to the diffusion of In atoms, contained in an i-InGaAs channel layer, to the sides of n-AlGaAs carrier supply layers in a field effect transistor (FET).例文帳に追加

電界効果トランジスタにおけるｉ−ＩｎＧａＡｓチャネル層中のＩｎ原子がｎ−ＡｌＧａＡｓキャリア供給層側へ拡散することによるキャリア（電子）移動度低下の現象を防止する。 - 特許庁

It is preferable that total 0.05-10 wt.% of one or two or more kind of elements out of B, C, Al, Si, Ti, Fe, Zr, Mo, W, Hf, Nb and V other than Cr, N, O are contained in at least B layer of the hard coating 3.例文帳に追加

硬質皮膜３の少なくともＢ層には、Ｃｒ，Ｎ，Ｏの他に、Ｂ，Ｃ，Ａｌ，Ｓｉ，Ｔｉ，Ｆｅ，Ｚｒ，Ｍｏ，Ｗ，Ｈｆ，Ｎｂ，及びＶの中の一種又は二種以上を合計で０．０５〜１０重量％含有していることが好ましい。 - 特許庁

A lining layer of 700-3,000 g/m^2 containing a propylene resin and an EVA resin as main components is provided on the back surface of a fiber skin material, and the bending strength (maximum load) thereof is set to 6-40 N.例文帳に追加

繊維表皮材の裏面にポリプロピレン樹脂とＥＶＡ樹脂を主成分として含む７００〜３０００ｇ／ｍ^２の裏打層からなり、その曲げ強さ（最大荷重）が６〜４０Ｎにする。 - 特許庁

Further, annealing processing is carried out to form an interface bond state in which the Ga-N bond is dominant in a nitriding layer 5, thereby the interface level density can be made to be much lower.例文帳に追加

また、アニール処理することにより、窒化処理層５においてＧａ−Ｎ結合が支配的となった界面結合状態を形成し、界面準位密度を一段と低減させることができる。 - 特許庁

The drift region 1 has such a resistivity that a depletion layer extended from a collector region 10 provided on the rear surface of the n^- type drift region 1 toward the shell region 5 does not reach the shell region 5.例文帳に追加

ドリフト領域１は、ｎ^-型のドリフト領域１の裏面に設けられたコレクタ領域１０からシェル領域５に向かって拡がる空乏層がシェル領域５に到達しない抵抗率を有する。 - 特許庁

To restrain accumulation of carrier in an interface between an InAlAs buffer layer and an InP substrate in an epitaxial wafer of an n-type InAlAs/InGaAs system HEMT structure using InP in a substrate.例文帳に追加

基板にＩｎＰを用いたｎ型ＩｎＡｌＡｓ／ＩｎＧａＡｓ系ＨＥＭＴ構造のエピタキシャルウェハにおいて、ＩｎＡｌＡｓバッファ層とＩｎＰ基板との界面におけるキャリアの蓄積を抑制することを可能とする。 - 特許庁