「PROCESSORS」に関連した英語例文の一覧と使い方(19ページ目) - Weblio英語例文検索

A plurality of processors 1 for respective customers are connected to a host processor 7 of a manufacturing company through the Internet 3.例文帳に追加

複数の各顧客用処理装置１はインタネット３を介して製造会社のホスト処理装置７に接続される。 - 特許庁

In the parallel computation apparatus, each of a plurality of arithmetic processors performs parallel arithmetic processing by use of a plurality of subprocessors.例文帳に追加

並列計算装置は、複数の演算プロセッサーのそれぞれが、複数のサブプロセッサーを用いて並列演算処理を行う。 - 特許庁

Next, the management process 2 informs a job scheduler 1 of the job cluster ID and requests the number of processors for use.例文帳に追加

次に、管理プロセス２は、ジョブスケジューラ１に対して、ジョブクラスタＩＤを伝えて、利用したいプロセッサ数を要求する。 - 特許庁

To provide a system for initializing a plurality of virtual processors in a virtual machine (VM) environment, and a method therefor.例文帳に追加

仮想マシン（ＶＭ）環境における複数の仮想プロセッサを初期化するためのシステムおよびその方法を提供すること。 - 特許庁

A synchronous network system comprises an asynchronous network and a plurality of information processors connected to the asynchronous network.例文帳に追加

非同期ネットワークと、非同期ネットワークに接続された複数の情報処理装置とで非同期ネットワークシステムを構成する。 - 特許庁

To make smoothly exchangeable resource information between the users of information processors connected to a computer network.例文帳に追加

コンピュータネットワークに接続された各情報処理装置の利用者間において、リソース情報を円滑に交換可能とする。 - 特許庁

When the group ID is made coincident between the contents processors, the recorder ID can be added to the reproduction permission ID list.例文帳に追加

コンテンツ処理装置間でグループＩＤが一致する場合には，再生許可ＩＤリストにレコーダＩＤを追加可能である。 - 特許庁

In the transaction processing system, a plurality of automatic transaction processors 1 are connected to a host device via a dedicated line etc.例文帳に追加

取引処理システムは、複数の自動取引処理装置１がホスト装置に専用回線等を介して接続されている。 - 特許庁

To provide synchronization technology allowing adoption of a folder/file configuration different between synchronized information processors.例文帳に追加

同期をとる情報処理装置間で異なるフォルダ・ファイル構成を採用できるようにする同期技術を提供する。 - 特許庁

Until the first RISC processors were designed, many computer architects were trying to bridge the "semantic gap". 例文帳に追加

最初のRISCプロセッサが設計されるまでは,多くのコンピュータ設計者は"意味上のギャップ(隔たり)"を乗り越えようとしていた． - コンピューター用語辞典

A calculation distance table 90 is used for storing information obtained by digitizing the competition or sharing of the mechanism among the logical processors.例文帳に追加

演算距離テーブル９０は、論理プロセッサ間での機構の競合、あるいは共有を数値化した情報を格納する。 - 特許庁

Consequently, the amount of communication data is small and tips can be made coincident among ≥3 information processors 2.例文帳に追加

これにより、通信データ量が少なく、かつ、３以上の情報処理機器２間でティップを一致させることができる。 - 特許庁

When a sub-processor program according to a user's operation is executed in a sub-processor, the information processor 1 determines whether a necessary number of empty sub-processors are present within the own device or not, and ensures, in a case that they are present, the necessary number of sub-processors within the own device.例文帳に追加

ユーザの操作に応じたサブプロセッサプログラムをサブプロセッサで実行する場合、情報処理装置１は、自装置内に空いているサブプロセッサが必要数あるか否かを判断し、ある場合には自装置内で必要数のサブプロセッサを確保する。 - 特許庁

A data transfer system of a present invention includes: a plurality of processors; and a plurality of data transfer units 20 which perform data transfer from a processor to another processor included in the processors via a plurality of input ports and output ports.例文帳に追加

本発明にかかるデータ転送システムは、複数のプロセッサと、複数のプロセッサに含まれる一のプロセッサから他のプロセッサに対するデータ転送を複数の入力及び出力ポートを介して実行する複数のデータ転送部２０を備える。 - 特許庁

Each processor 100-102 writes data in the data writing region assigned to itself, and reads out data from the data writing regions assigned to other processors, to thereby execute data transfer with the other processors.例文帳に追加

各プロセッサ１００〜１０２は、自己に割り当てられたデータ書き込み用領域にデータの書き込みを行うとともに、他のプロセッサに割り当てられたデータ書き込み用領域からデータの読み出しを行うことで、他のプロセッサとデータのやり取りを行う。 - 特許庁

Other processors have a first-in, last-out type storage device 15A which stores the trays 2 in a stacked manner, and successively takes the tray 2 stacked in a lowest stage one by one to the conveyance path 3 on the conveyance path leading to the processors.例文帳に追加

その他の処理装置に対しては、その処理装置へ至る搬送経路上に、トレイ２を積層した状態に保管し最下層に積層されたトレイ２から順次搬送経路３へ取り出す、先入後出式の保管装置１５Ａを備えた。 - 特許庁

In accordance with contents of an image processing command received from a system control CPU 31, a drawing control CPU 32 determines irreducibly minimum drawing processors required for satisfying a request of the image processing command from among the three drawing processors 61-63.例文帳に追加

描画制御ＣＰＵ３２は、システム制御ＣＰＵ３１から受け付けた画像処理コマンドの内容に応じて、３つの描画プロセッサ６１〜６３のうち、この画像処理コマンドの要求を満たすために必要な最小限の描画プロセッサを決定する。 - 特許庁

To distribute accesses to main memories of a plurality of nodes even when processors of a plurality of nodes carry out accesses to the same address range in a system composed of a plurality of nodes having one or more processors and main memories.例文帳に追加

一以上のプロセッサと主記憶装置を有する複数個のノードで構成されたシステムにおいて、複数ノードのプロセッサが同一のアドレスレンジに対してアクセスを行う場合でも、複数のノードの主記憶にアクセスを分散することを可能とする。 - 特許庁

When the connection characteristics of the connection mechanisms are not different from each other, a first load test execution part 22 determines load test combination programs of the test program and the load program with load effects for all processors, allocates them to the processors, and executes the load test.例文帳に追加

第１負荷試験実行部２２は接続機構の接続特性に相違がない場合、全プロセッサを対象に負荷効果のある試験プログラムと負荷プログラムとの負荷試験組合せプログラムを決定し、プロセッサに割付けて負荷試験を実行する。 - 特許庁

To manually transfer currency between different cash processors arranged in a store by managing the cash processors or persons to which current is belonging for preventing illegality or mistakes accompanied with the manual transfer of currency.例文帳に追加

店舗内に配設された異なる現金処理機間で人手を介した貨幣の移動をおこなう場合に、貨幣が帰属する現金処理機または人を管理し、もって人手を介した貨幣の受け渡しに伴う不正やミスを防止することを課題とする。 - 特許庁

To give a new sharing method for data to a data sharing method between information processors even though there are methods such as a method that connects information processors with communication of a LAN, etc., and a method by a removable storage medium.例文帳に追加

情報処理装置１０７間でのデータの共有方法には情報処理装置１０７間をＬＡＮ等の通信で接続する方法やリムーバブルな記憶媒体による方法等があるが、本発明は新たなデータの共有方法を与えるものである。 - 特許庁

To provide a semiconductor device wher cooperative operation of processors can be easily restarted even after debugger interruption cancellation since, while one of the processor asserts a debugger interruption and interrupts the normal operation, other processors also stop normal operation.例文帳に追加

いずれか１つのプロセッサがデバッガ割り込みをアサートし、通常動作を中断している間、他のプロセッサも通常動作を停止するため、デバッガ割り込み解除後も協調動作を再開することが容易な半導体装置を得ることである。 - 特許庁

In two or more information processors mutually connected through a data communication network, an authentication agent AG for authenticating an application agent APAG formed of a program operated in the information processors and related data is used for authentication.例文帳に追加

データ通信網で相互に接続された複数の情報処理装置において、認証の際に、情報処理装置にて動作するプログラムおよび関連するデータにて構成されるアプリケーションエージェント（ＡＰＡＧ）を認証する認証エージェント（ＡＧ）を用いる。 - 特許庁

Other processors 32-35 search text documents according to a search request supplied by a user and supply the prescribed number of retrieved documents containing at least one term of the search request to the front end processors 56-58.例文帳に追加

他のプロセッサ３２〜３５は、ユーザによって供給された探索要求に従ってテキスト文書を探索しかつ探索要求の少なくとも一つの項を包含している所定数の検索された文書をフロントエンド・プロセッサ５６〜５８に供給する。 - 特許庁

To guarantee the consistency of cache data based on a directory system in simple configuration without lowering the performance of a multiprocessor system concerning the system in which plural processors and a shared memory are mutually coupled and the respective processors locally have cache memories.例文帳に追加

本発明は、複数のプロセッサと共有メモリが相互に結合され、各々のプロセッサがキャッシュメモリをローカルに持つマルチプロセッサシステムにおいて、ディレクトリ方式によるキャッシュデータの一貫性を、システムのパフォーマンスを下げることなく、簡易な構成で保証する。 - 特許庁

In the management system 2 for the photographic processor 11, the operating situation of a plurality of photographic processors 11 installed in a store 10 is managed by a host computer 13 connected to the photographic processors 11 through a communication network 12 such as Internet etc.例文帳に追加

写真処理装置１１の管理システム２は、店舗１０に設置された複数の写真処理装置１１の稼働状況を、これらの写真処理装置１１にインターネットなどの通信ネットワーク１２を介して接続されたホストコンピュータ１３で管理する。 - 特許庁

When the processors 100a-100d request the data that exist in the snoop cache while in a strongly updated state, a data acquisition procedure selecting part 232 acquires the data from the cache memories of the processors without performing speculative reads from the main storage 300.例文帳に追加

データ取得手順選択部２３２は、「強い更新状態」でスヌープキャッシュに存在するデータをプロセッサ１００ａ〜１００ｄから要求された場合には、主記憶３００に対して投機リードをおこなわずに、プロセッサのキャッシュメモリからデータを取得する。 - 特許庁

At the time of generating an execution form program for operating software traveling on a single memory space on a multiprocessor, the programs are allocated to respective processors in an object file unit and the execution form programs are generated for the respective processors.例文帳に追加

単一メモリ空間上で走行するソフトウエアをマルチプロセッサ上で動作させるための実行形式プログラムを生成する際、オブジェクトファイル単位で、各プロセッサへ割り当て、それぞれのプロセッサ毎に実行形式プログラムを生成することを特徴とする。 - 特許庁

A multiprocessor, parallel computer is made tolerant to hardware failures by providing extra groups of redundant standby processors and by designing the system so that these extra groups of processors can be swapped with any group which experiences the hardware failure.例文帳に追加

冗長な待機プロセッサの余分のグループを設けることと、これらのプロセッサの余分なグループを、ハードウェア障害を経験するグループと交換できるようにシステムを設計することによって、マルチプロセッサ並列コンピュータを、ハードウェア障害に対してトレラントにする。 - 特許庁

A maintenance program or a prescribed maintenance execution command for leading out information including the internal information and error information of information processors 105-108 is gradually transferred from a control center 100 to the information processors 105-108 by using a communication means for performing bidirectional data communication between the information processors 105-108 and the control center 100 through a network.例文帳に追加

情報処理装置１０５〜１０８とコントロールセンター１００間でネットワークを介して双方向のデータ通信を行なう通信手段を用いて、情報処理装置１０５〜１０８の内部情報やエラー情報を含む情報を引き出すメンテナンスプログラムまたは所定のメンテナンス実行コマンドをコントロールセンター１００から情報処理装置１０５〜１０８に段階的に転送する。 - 特許庁

In this microprocessor system, a first processor to manage the entire system, plural second processors 2-1, 2-2, 2-3, 2-4 to execute prescribed processings and a processor connection unit connected among the first processor and the plural second processors are provided and all or a part of the plural second processors are started according to output of the first processor.例文帳に追加

マイクロプロセッサシステムにおいて、システム全体を管理するための第１のプロセッサと、所定の処理を実行するための複数の第２のプロセッサ２−１，２−２，２−３，２−４と、第１のプロセッサと複数の第２のプロセッサとの間に接続されたプロセッサ接続ユニットと設け、第１のプロセッサの出力に応じて複数の第２のプロセッサの全部もしくは一部を起動させるようにした。 - 特許庁

A method to shorten a processing time when the image processing to be performed on the image data read from a document by a network scanner is decentrally performed using the networked information processors is determined on the basis of image processing capabilities of the network scanner and the information processors, time taken for communication between the network scanner and the information processors, and restriction in processing orders of the image processing.例文帳に追加

原稿からネットワークスキャナが読み取った画像データに対して行う画像処理を、ネットワークを介して接続された情報処理装置を用いて分散処理する際に、処理時間を短縮する方法を、ネットワークスキャナと情報処理装置の画像処理能力、ネットワークスキャナと情報処理装置との間の通信にかかる時間、画像処理の処理順番制限に基づいて決定する。 - 特許庁

This personal computer is provided with a main body 1 incorporating processors 14 and 15, an AC/DC converter 11 which is incorporated in the main body and converts AC power from an AC power source into DC power to supply it to the processors, and a battery 12 incorporated in the main body, charged by the DC power from the AC/DC converter and supplying the charged DC power to the processors.例文帳に追加

プロセッサ１４〜１５を内蔵した本体１と、該本体に内蔵され、ＡＣ電源からの交流電力を直流電力に変換して前記プロセッサに供給するＡＣ／ＤＣコンバータ１１と、前記本体に内蔵され、該ＡＣ／ＤＣコンバータからの直流電力によって充電され且つ充電された直流電力を前記プロセッサに供給するバッテリ１２、とを備えている。 - 特許庁

A bus controller 30 is equipped with a processor bus 2 for connecting a processor 1, a memory bus 12 for connecting a memory, a common bus 4 for connecting plural processors 1 to each other, and circuits 31 to 40 which allow respective processors 1 to share the spaces of memories 13 connected to the memory buses 12 of respective bus controllers 30 when plural processors 1 are connected through the common bus 4.例文帳に追加

バス制御装置３０は、プロセッサ１を接続するためのプロセッサバス２と、メモリを接続するためのメモリバス１２と、複数のプロセッサ１を相互に接続する共通バス４と、複数のプロセッサ１が共通バス４を介して接続されたときプロセッサ１夫々がバス制御装置３０夫々のメモリバス１２に接続されたメモリ３の空間を共有するための回路３１〜４０とを具備する。 - 特許庁

The multiprocessor system is provided with plural cell processors 20 for managing at least one of plural objects distributed in a predetermined virtual space and generating position data, to indicate a position of the object in the virtual space, and a BCMC 10 which can acquire the object position data from all of the cell processors 20 and broadcasts each acquired position data to all of the cell processors 20.例文帳に追加

所定の仮想空間内に分布する複数のオブジェクトの少なくとも一つを管理して、当該オブジェクトについて、仮想空間内における位置を表す位置データを生成する複数のセルプロセッサ２０と、すべてのセルプロセッサからオブジェクトの位置データを取得可能であり、取得した位置データを一つずつすべてのセルプロセッサにブロードキャストするＢＣＭＣ１０と、を備えたマルチプロセッサシステムである。 - 特許庁

An image data processor of the present invention includes: a reference clock output circuit 21 which outputs a reference clock; a plurality of processors 1 to 4 for image processing; and a plurality of external PLL circuits 11 to 14 which are provided by the processors 1 to 4 for image processing and synchronize output clocks output from the corresponding processors 1 to 4 for image processing with the reference clock.例文帳に追加

本発明に係る画像データ処理装置は、基準クロックを出力する基準クロック出力回路２１と、複数の画像処理用プロセッサ１〜４と、各画像処理用プロセッサ１〜４ごとに設けられ、対応する画像処理用プロセッサ１〜４から出力される出力クロックを基準クロックに同期させる複数の外部ＰＬＬ回路１１〜１４とを備える。 - 特許庁

In this information processing system formed by connecting a plurality of processors performing prescribed arithmetic processing of a communication line constructing a communication area network (LAN), the plurality of processors obtain prescribed information from the LAN to respectively perform prescribed arithmetic processing, also respectively output the results of the prescribed arithmetic processing performed by the plurality of operation processors to the LAN and use the LAN as a common memory of the plurality of the processors.例文帳に追加

通信エリアネットワーク（ＬＡＮ）を形成する通信回線に所定の演算処理を行う複数の演算処理装置を接続してなる情報処理システムにおいて、前記複数の演算処理装置は前記ＬＡＮから所定の情報を入手して所定の演算処理をそれぞれ行うとともに、それら複数の演算処理装置で行われた所定の演算処理の結果をそのＬＡＮへそれぞれ出力し、そのＬＡＮをそれら複数の演算処理装置の共通のメモリとして用いることを特徴とする。 - 特許庁

The new SMT is composed of an application on the control point processor and downloaded to one or plural network processors.例文帳に追加

新しいＳＭＴは制御点プロセッサ上でアプリケーションによって構築され、１つまたは複数のネットワーク・プロセッサにダウンロードされる。 - 特許庁

The controller or the processors conducts the control or processing based on a standard setting condition set in advance.例文帳に追加

それら制御部または処理部は、予め設定された標準設定条件に基づいてそれら制御または処理を行う。 - 特許庁

To shorten the wait time which a processor needs to access a common memory as to a multiprocessor system having processors and the common memory.例文帳に追加

複数のプロセッサと共有メモリとを有するマルチプロセッサ・システムに関し、プロセッサの共有メモリアクセスの待ち時間を短縮する。 - 特許庁

To attain an agreement at a high speed without competition even if a failure processor exists between a plurality of asynchronously operating processors.例文帳に追加

非同期に動作する複数のプロセッサ間で故障したプロセッサが存在しても高速に、かつ、競合なく合意を達成すること。 - 特許庁

Thus inter-processor communication is executed between the OSs 11, 21 of respective processors 1, 2 to control the task of the other processor.例文帳に追加

このようにして、それぞれのプロセッサにあるＯＳ間でプロセッサ間通信を行い、他プロセッサのタスクの制御を可能にする。 - 特許庁

To save power and to improve system processing efficiency in a system including a plurality of processors different in type from each other.例文帳に追加

互いに種類の異なる複数のプロセッサを含むシステムにおける省電力化やシステム処理効率の向上を実現する。 - 特許庁

To provide an image processor with which a processing speed is dramatically enhanced compared with conventional image processors in a scanner operation mode.例文帳に追加

スキャナ動作時に、従来に比べて処理速度を著しく向上させることの可能な画像処理装置を提供する。 - 特許庁

To provide a video processing system for acquiring a virtual space which is much richer in variety by making a video go back and forth across the virtual spaces of a plurality of video processors.例文帳に追加

複数の映像処理装置の仮想空間を互いに行き来でき、より変化に富んだ仮想空間を提供する。 - 特許庁