「PROCESSORS」に関連した英語例文の一覧と使い方(17ページ目) - Weblio英語例文検索

A data processing system is provided with at least one of processors 4, 6, a main memory 18 and a cache memory 14.例文帳に追加

データ処理システムは、少なくとも１つのプロセッサ４、６と、メインメモリ１８と、キャッシュメモリ１４とを提供される。 - 特許庁

When new individuals are generated on respective processors, the information of individuals of the latest generation at another processor which has already been sent from the other processor by communications is regarded as a parent, and synchronization for equalizing generation numbers is not performed among the processors (it is not important when and which generation has been processed by other processors).例文帳に追加

本発明では、各プロセッサ上で新たな個体作成を行う場合、その時点で既に、他プロセッサから通信によって送られてきている他プロセッサにおける最新世代の個体情報を親として個体作成を行い、プロセッサ間での世代数の統一のための同期を行わない（他プロセッサがその時点でどの世代を処理し終えているかは問題にしていない）。 - 特許庁

In a manufacturing apparatus equipped with multiple process processors 102, 103, 104, 106, 107 which are connected with a carrier system 101 between processors, during time T_o to time T_o+T, substrates of group I are processed by respective equipment, and substrates of other groups are conveyed to the predetermined processors 102, 103, 104, 106, 107.例文帳に追加

処理装置間搬送装置１０１に接続された複数のプロセス処理装置１０２、１０３、１０４、１０６、１０７を備えた製造装置において、時刻Ｔ_0からＴ_0＋Ｔまでの間は、１群の基板がそれぞれの装置で処理され、他の群の基板は所定のプロセス処理装置１０２，１０３，１０４，１０６，１０７へ搬送される。 - 特許庁

In an information processing apparatus, a timing control unit sequentially imparts an access right to a plurality of processors each having requested the impartment of the access right in order of requesting the impartment after release of the access right when the impartment of the access right is requested from the plurality of processors except one processor while imparting the access right for using a shared resource to the one processor of the plurality of processors.例文帳に追加

タイミング制御部は、複数のプロセッサのうち１つのプロセッサに共有リソースを使用するためのアクセス権を付与している間にプロセッサ以外の複数のプロセッサからアクセス権の付与が要求された場合、アクセス権の解放後、アクセス権の付与を要求した複数のプロセッサにその付与を要求してきた順序でアクセス権を順次付与する。 - 特許庁

The bus arbiter sequentially grants bus access to the one or more processors during an initial part of a bus interval based on the assigned second tier weights, and grants bus access to any one of the processors during the initial part of the bus interval in response to a request from any one of the processors having the first tier weight.例文帳に追加

バスアービタは、割り当てられた第２の層の重みに基づいて、バス間隔の初期部分の間、１又は複数のプロセッサへバスアクセスを連続的に許可し、第１の層の重みを有するプロセッサのうちの何れか１つからの要求に応じて、バス間隔の初期部分の間、前記プロセッサのうちの何れか１つへのバスアクセスを許可する。 - 特許庁

This operation record data management system is provided with a plurality of paper processors 2 to 8 to perform specified paper processing to supplied paper, etc., and a central managing device 1 to manage the operation record data about the whole of the plurality of paper processors on the basis of information about the operating states of each of the plurality of paper processors.例文帳に追加

この稼働実績データ管理システムは、供給された用紙などに対して所定の用紙処理を施すための複数の用紙処理装置（２〜８）と、複数の用紙処理装置の各々の稼働状況に関する情報に基づいて、複数の用紙処理装置の全体に関する稼働実績データを管理するための中央管理装置（１）とを備えている。 - 特許庁

A plurality of information processors 100, 200 and a plurality of uninterruptible power supply devices 300 supplying power to the plurality of the information processors 100, 200 are connected via a network 400, the power supply devices 300 are grouped for each information processors 100, 200 to which the power supply devices 300 supplies power to manage power supply for each group.例文帳に追加

複数の情報処理装置１００、２００と、複数の情報処理装置に電力を供給する複数の無停電電源装置３００とをネットワーク４００で接続し、無停電電源装置３００を無停電電源装置３００が電力を供給する情報処理装置１００、２００ごとにグループ分けし、グループ単位で電源管理を行う。 - 特許庁

This device has master and slave synchronizing circuits 4 and 5 for synchronizing a synchronizing signal common for master and slave processors 1 and 2 and transmission request control signals MTRQ and STRQ of master and slave processors 1 and 2 and synchronously with the rising and falling of the signal common for both the processors, the transmission between the master and slave is requested.例文帳に追加

前記マスタおよびスレーブプロセッサ１，２に共通した同期信号と、前記同期信号と前記マスタおよびスレーブプロセッサ１，２の送信要求制御信号MTRQ，STRQを同期させるマスタおよびスレーブの同期回路４，５を有し、前記両プロセッサに共通した信号の立ち上がりと立ち下がりに同期してマスタおよびスレーブ間の送信要求がなされる。 - 特許庁

Each information processor can obtain the latest operation states of the other processors without receiving the state information in short cycles from the other processors by referring to the state information stored in the other-processors message board section, and does not occupy a communication line to transmit the state information, the control signals therefore can speedily be transmitted.例文帳に追加

各情報処理装置は、他装置掲示板部に記憶された状態情報を参照することにより、当該他の情報処理装置から短い周期で状態情報を受けることなくその装置の最新の動作状態を把握でき、状態情報の伝達に通信線を占有しないので、制御信号を速やかに送信できる。 - 特許庁

To eliminate any labor to, when making a plurality of processors execute second complex processing including a plurality of first processing by making those processors share and execute each processing, determine whether or not each processing is executable by the processors with setting content selected by the user of the first processing at the execution instruction side of the second processing.例文帳に追加

複数台の処理装置に個々の処理を分担させて実行させることにより、複数の第１の処理を包括した複合的な第２の処理を実行させる場合において、第１の処理の使用者が選択した設定内容で処理装置が個々の処理を実行できるか否かを第２の処理の実行指示側で判断する負担をなくす。 - 特許庁

In the method, a detecting means automatically acquires information about workloads of the at least two digital signal processors 3.1 to 3.n, and a distributing means next distributes the digital task to the at least two digital signal processors 3.1 to 3.n in response to the detected workloads of the at least two digital signal processors 3.1 to 3.n.例文帳に追加

この方法では、検出手段により少なくとも２つのディジタル・シグナル・プロセッサ(3.1-3.n)の作業負荷についての情報を自動的に収得し、そして、その後分配手段により該少なくとも２つのディジタル・シグナル・プロセッサ(3.1-3.n)の検出された作業負荷に応答して該少なくとも２つのディジタル・シグナル・プロセッサ(3.1-3.n)に該ディジタルタスクが分配される。 - 特許庁

A bus right controller 8 arbitrates the bus right of a command bus 5 about a bus right request by the data processors 1 and 2 to approve the bus right of the command bus for the data processors, and outputs a bus right approval signal of a data bus to the data processors at timing when a shared resource 4 can respond to an instruction due to access control information outputted to the command bus.例文帳に追加

バス権制御装置（８）は、データ処理装置（１，２）によるバス権要求に対してコマンドバス（５）のバス権調停を行なってデータ処理装置にコマンドバスのバス権を承認し、コマンドバスに出力されたアクセス制御情報による指示に共有資源（４）が応答可能なタイミングでデータ処理装置にデータバス（６）のバス権承認信号を出力する。 - 特許庁

Particles to be analyzed are divided by applying a force dividing method and divided particles are assigned to perspective processors based on the particle kind, the action force type, and the processing performance of each processor so that the calculation times of respective processors are equivalent (S106).例文帳に追加

各プロセッサの計算時間が同等となるように、粒子種、作用力種、各プロセッサの処理性能に基づいて、解析対象の粒子を力分割法を適用して分割し、分割したものを各プロセッサに割り当てる（Ｓ１０６）。 - 特許庁

To provide a parallel computer capable of selecting a low-power consumption execution method by a plurality of processors when parallel processing is carried out on data with a known processing time requirement within a limit time by means of a plurality of processors.例文帳に追加

処理に要する時間が既知であるデータ量を制約時間内に複数のプロセッサを用いて並列処理する際に、複数のプロセッサによる消費電力量を抑えた実行方式を選定できる並列計算装置を得る。 - 特許庁

To provide a ground apparatus for automatic train stop to which a plurality of adjacent or proximate sign processors can be correlatedly connected and which can easily check integrity of the connected sign processors.例文帳に追加

隣接若しくは近接する複数の符号処理器を関連付けして接続することができ、しかも、接続された符号処理器の整合性の確認を容易に行うことができる自動列車停止用地上装置を提供する。 - 特許庁

A hypervisor calculates the total number of processor cycles (the number of processor cycles of one or more physical processors) in a first length of time based on the sum of the operating frequencies of the respective physical processors and the first length of time for each first length of time.例文帳に追加

ハイパバイザが、第１の時間長毎に、各物理プロセッサの動作周波数の和と第１の時間長とを基に、第１の時間長における全プロセッササイクル数（１以上の物理プロセッサのプロセッササイクル数）を算出する。 - 特許庁

An asymmetric multiprocessor system includes a plurality of processors, wherein at least a first processor and a second processor are asymmetric, and a plurality of unit jobs of predictable workloads are distributed among the plurality of processors in each unit job.例文帳に追加

非対称マルチプロセッサシステムは、複数のプロセッサを含んでおり、少なくとも第１のプロセッサと第２のプロセッサとが非対称であり、仕事量の予測可能な複数の単位ジョブを単位ジョブ毎に複数のプロセッサに振り分けて行わせる。 - 特許庁

A control IC allocates each task to each of processors P1-P4 and then corrects the result of the allocation, based on a temperature of each processor, which is obtained with temperature sensors ts1-ts4, so that the processors P1-P4 may nearly be equal in temperature.例文帳に追加

制御用ＩＣが、各プロセッサＰ１〜Ｐ４に各タスクを割り当てた後、温度センサｔｓ１〜ｔｓ４により得られた各プロセッサの温度に基づいて、各プロセッサＰ１〜Ｐ４の温度が略均一になるように、割り当て結果を修正する。 - 特許庁

From this sorting of processor chips, high speed processors that require less voltage to achieve a desired frequency and low current processors that drain less current while running at a desired frequency can be identified.例文帳に追加

プロセッサ・チップのこの分類から、所望の周波数を達成するために、より低い電圧を必要とする高速プロセッサと、所望の周波数で稼動しているときにより小さい電流を消費する低電流プロセッサとを特定できる。 - 特許庁

To provide a multi-core program creation support device capable of providing support information allowing for efficient examination of the suitability of a memory access sequence, when creating a program for multi-core processors from a program for single-core processors.例文帳に追加

シングルコアプロセッサ用のプログラムからマルチコアプロセッサ用のプログラムを作成するに際してメモリアクセス順序の適否を効率的に検討することのできる支援情報を提供し得るマルチコアプログラム作成支援装置を提供することである。 - 特許庁

A data processing apparatus causes plural processors to perform first data processing in parallel, and when storing data processed in parallel in a storage unit, converts addresses in the storage unit on the basis of the sizes of data caches for the plural processors and stores it.例文帳に追加

データ処理装置が、第一のデータ処理を複数のプロセッサに並列処理させ、並列処理されたデータを記憶部に格納する際に、複数のプロセッサのデータキャッシュのサイズに基づいて記憶部のアドレスを変換して格納する。 - 特許庁

Thereafter, in one embodiment, the host physical memory behind a virtual node can be changed by the virtualizer as necessary, and the virtualizer provides physical processors appropriate for the virtual processors in that node.例文帳に追加

一実施形態においては、その後に仮想ノードの背後のホスト物理メモリは、必要に応じてこのバーチャライザが変更することができ、このバーチャライザは、このノード内のこれらの仮想プロセッサについての適切な物理プロセッサを提供することになる。 - 特許庁

Accordingly, the circuit block may be powered up or powered down even during times that the processors in the system are powered down (and thus software is not executable at the time), without waking the processors for the power-up/power-down event.例文帳に追加

したがって、システム内のプロセッサがパワーダウンされるとき（したがって、ソフトウェアはその時に実行されない）の間であっても、パワーアップ/ダウンイベントのためにプロセッサを起動させることなく、回路ブロックをパワーアップ又はパワーダウンされる。 - 特許庁

To provide a cache memory capable of maintaining coherence of data between processors at good operational efficiency without enlarging a system structure of a multiprocessor system or increasing power consumption and improving access efficiency of processors.例文帳に追加

マルチプロセッサシステムにあって装置構成を大きくすることがなく、あるいは消費電力を高めることがなく、プロセッサ間でデータのコヒーレンシを動作効率よく保つことができ、さらにプロセッサによるアクセス効率が高いキャッシュメモリを提供する。 - 特許庁

To provide a method for setting not only setting information common between information processors but also setting information different between those information processors by using the setting information of the information processor already connected to a network.例文帳に追加

情報処理装置間で共通の設定情報のみならず、情報処理装置間で相異なる設定情報も、既にネットワークに接続されている情報処理装置の設定情報を利用して設定を行う方法を提供する。 - 特許庁

The input/output unit has output control elements 23, 24 having input ports from the plurality of processors and one output port respectively, and input control elements 25, 26 having ports for outputting to the processors and one input port respectively.例文帳に追加

入出力制御装置は、複数のプロセッサからの入力ポートと１個の出力ポートを有する出力制御素子２３、２４と、プロセッサへ出力するポートと１個の入力ポートを有する入力制御素子２５、２６を有する。 - 特許庁

To execute shared resource exclusive control of being conscious of order, while attaining low electric power consumption, by reducing a data communication quantity between processors, even by parallel communication processing in an existing environment of a plurality of processors.例文帳に追加

複数のプロセッサが存在する環境下での並列通信処理でも、プロセッサ間のデータ通信量を削減でき、低消費電力を達成しつつ、順序を意識した共有リソース排他制御を行うことができるようにする。 - 特許庁

Input information 102 having information 104 on processor group division for dividing the processors used for the parallel calculation so as to be rectangular on the networks is inputted into processors forming the parallel computer system.例文帳に追加

並列計算で使用するプロセッサをネットワーク上で矩形となるようにグループに分割するためのプロセッサグループ分割情報１０４を持つ入力情報１０２が、並列計算機システムを構成するプロセッサに入力される。 - 特許庁

The taste information processing system 1 shares taste information based on a user's operation for contents in a plurality of information processors on a common removable medium 7 to be mounted to each of the information processors 3, 4, 5 and 6.例文帳に追加

嗜好情報処理システム１は、複数の情報処理装置でのコンテンツに対するユーザ操作に基づいた嗜好情報を各情報処理装置３、４、５及び６に装着される共通のリムーバブルメディア７上で共有する。 - 特許庁

The pipeline processor system scalable to multiple execution includes: a plurality of pipeline processors 1a to 1e where multiplex execution is possible; and a control part 3 which adaptively changes the degree of multiplexing of the pipeline processors.例文帳に追加

多重化実行が可能な複数のパイプラインプロセッサ１ａ〜１ｅと、前記複数のパイプラインプロセッサの多重化度を適応的に変更する制御部３と、を備えていることを特徴とする多重化実行に対してスケーラブルなパイプラインプロセッサシステム。 - 特許庁

To provide information processing system and method capable of retrieving files stored in respective information processors independently of the ON/OFF states of power sources of respective information processors connected through a network.例文帳に追加

ネットワークを介して接続された各情報処理装置における電源のオン／オフ状態にかかわらず、各情報処理装置において記憶されたファイルを検索することができる情報処理システムおよび情報処理方法を提供する。 - 特許庁

To provide a communication control method capable of performing authentication between both of the information processors promptly and securely when application program is performed in each of a plurality of the information processors, and to provide the communication control program and the information processor.例文帳に追加

複数の情報処理装置の各々でアプリケーションプログラムが実行される場合に、両者間の認証を速やかにかつ確実に行なうことができる通信制御方法、通信制御プログラムおよび情報処理装置を提供する。 - 特許庁

An object selection processing part 11 selects information processors of the same configuration as a designated information processor in reference to configuration information for hardware and software of information processors held in a configuration information DB 121.例文帳に追加

対象選定処理部１１１は、構成情報ＤＢ１２１に保持された情報処理装置のハードウェアおよびソフトウェアの構成情報を参照して指定された情報処理装置と同一構成の情報処理装置を選定する。 - 特許庁

An embodiment of a semiconductor chip in general includes a plurality of processors, an address space shared between the processes and a bidirectional ring interconnection to couple the processors and the address space.例文帳に追加

一般に一つの半導体チップの一つの実施形態は、複数のプロセッサ、前記プロセスの間で共有される一つのアドレス空間、及び前記複数のプロセッサと前記アドレス空間とを連結する一つの双方向性リング相互接続路を含む。 - 特許庁

To automatically execute the same operation procedure to plural information processors by transferring the operation procedure, which is recorded by an operator through the use of a pointing device to another pointing device without through the information processors.例文帳に追加

本発明はオペレータがポインティングデバイスを使用して記録した操作手順を情報処理装置を介さずに他のポインティングデバイスに転送することにより、複数の情報処理装置に同じ操作手順を自動的に実行することにある。 - 特許庁

While any one of the second and third processors 5, 10 performs communication control using one radio system to be used, the other of the second and third processors 5, 10 monitors the communication state of a radio system not to be used.例文帳に追加

そして、使用する１つの無線システムを用いる通信制御を第２および第３のプロセッサ５，１０の一方で行いつつ、使用しない無線システムの通信状況のモニタを第２および第３のプロセッサ５，１０の他方で行う。 - 特許庁

When any failure occurs in one of the processors, a processor assignment means 301 assigns an execution environment prepared for failure processing to one of the processors where the failure does not occur to execute failure processing.例文帳に追加

プロセッサのいずれか１つに障害が発生すると、プロセッサ割り当て手段３０１が、障害の発生していないプロセッサのいずれか１つに、障害処理用に準備された実行環境を割り当て、障害処理を行わせる。 - 特許庁

In a plurality of logic computers using computers composed of a plurality of physical processors, in the case of constructing a highly reliable system using a plurality of logic computers, the respective logic computers are allocated to different physical processors.例文帳に追加

複数の物理プロセッサから構成される計算機を用いた複数の論理計算機において、複数の論理計算機を用いて高信頼化システムを構築する場合、各論理計算機は異なる物理プロセッサ上に割り当てる。 - 特許庁

A plant 2 is provided with an AGC(Advanced Group Computer) 4 for collecting the information on a plurality of coating and developing processors M_1 to M_n.例文帳に追加

工場２側に，複数の塗布現像処理装置Ｍ１〜Ｍｎの情報を収集するＡＧＣ４を設ける。 - 特許庁

To easily generate a program executed in built-in equipment that comprises several processors and realizes a prescribed function.例文帳に追加

複数のプロセッサを備え、所定の機能を実現する組み込み機器で実行されるプログラムを容易に生成すること。 - 特許庁

To attain compactness, high performance, security improvement and availability improvement about a device using a plurality of processors.例文帳に追加

複数のプロセッサを用いた装置について、小型高性能化，安全性向上と可用性向上を可能とすることにある。 - 特許庁

To evade data destruction and access competition in an arithmetic unit provided with a sharing memory between plural processors.例文帳に追加

複数のプロセッサ間で共有可能なメモリを備えた演算装置において、データ破壊およびアクセス競合を回避する。 - 特許庁

To provide a method, system and program product for reallocating processors in a logically partitioned environment.例文帳に追加

論理的にパーティション化された環境においてプロセッサを再割り振りする方法、システム及びプログラム製品を提供する。 - 特許庁

To provide a power management technique capable of managing performance states of logical processors in a physical processor using system management interrupt (SMI).例文帳に追加

電力管理手法は、システム管理割り込み（SMI）を用いて物理プロセッサにおける論理プロセッサの性能状態を管理する。 - 特許庁

A request accepting part 201 accepts the use request of a common bus 101 from processors 102-1 to 102-3.例文帳に追加

要求受付部２０１は、プロセッサ１０２−１〜１０２−３からの共通バス１０１の使用要求を受け付ける。 - 特許庁