「Phase delay」に関連した英語例文の一覧と使い方(18ページ目) - Weblio英語例文検索

To provide a clock filter circuit which can obtain a clock signal filtering off an unnecessary high frequency signal which has little phase delay to an input signal.例文帳に追加

入力信号に対する位相遅延の少ない、不要な高周波信号を除去したクロック信号を得ることができるクロックフィルタ回路を提供することを課題とする。 - 特許庁

To obtain a semiconductor optical delay interferometer which can be integrated with a light receiving element and is capable of suppressing sensitivity degradation after demodulation of differentially phase-modulation light.例文帳に追加

受光素子との集積化が可能であり、かつ、差動位相変調光の復調後の感度劣化を抑えることができる半導体光遅延干渉器を得る。 - 特許庁

To provide a clock signal generator for generating a clock signal whose signal waveform deviation and whose phase distortion due to signal delay is hardly generated in clock signal transmission.例文帳に追加

クロック信号伝送において信号波形歪みや信号遅延による位相ひずみの生じにくいクロック信号を発生するクロック信号発生装置を提供する。 - 特許庁

To automatically detect a delay time difference of a reception signal between branches from a plurality of antennas to a baseband processing system and to synthesize the same by performing in-phase correction.例文帳に追加

複数のアンテナからベースバンド処理系に至る各ブランチ間の受信信号の遅延時間差を自動的に検出して同相化する補正を行って合成すること。 - 特許庁

A delay element 66 regulates a phase of the second clock signal corresponding to the first clock signal so that data can be received at the first clock in the write timing regulation mode.例文帳に追加

ディレイ素子６６は、ライトタイミング調整モードにて、データを第１クロックで受け取れるように、第１クロック信号に対する第２クロック信号の位相を調整する。 - 特許庁

Synchronously with an internal clock signal from a clock driver 64, the reference clock signal is latched and output to an external output terminal 34 as a phase advance/delay signal.例文帳に追加

クロックドライバ６４からの内部クロック信号に同期して、参照クロック信号をラッチし、外部出力端子３４へ位相進み遅れ信号として出力する。 - 特許庁

The diversity receiver 20 changes delay amounts of phase shifters 24a and 24b so as to make a multipath level Mdc detected by a multipath detecting means 33 small.例文帳に追加

ダイバシティ受信装置２０では、マルチパス検出手段３３が検出するマルチパスレベルＭｄｃが小さくなるように、移相器２４ａ，２４ｂでの遅延量を変更する。 - 特許庁

The other distributed high frequency electric signal is delayed only by π in a phase by a delay line 109, and then applied to the electroabsorption modulator area 103.例文帳に追加

分配した他方の高周波電気信号は、遅延線１０９にて位相をπ遅延させてから、電界吸収型光変調器領域１０３に印加する。 - 特許庁

Two input signal characteristics of the feedforward distortion compensation circuit (30) are made to coincide with each other by an amplitude, phase and delay adjuster (51) and feedforward distortion compensation processing is subsequently performed.例文帳に追加

フィードフォワード歪補償回路（３０）の２つの入力信号の特性を、振幅・位相・遅延調整器（５１）により一致させた後、フィードフォワード歪補償処理を行う。 - 特許庁

To provide a crystal oscillator circuit which outputs oscillation amplitude that causes no delay of a starting time when started, obtains a stable output after the oscillator circuit is started and reduces consumption current and phase noise.例文帳に追加

起動時に起動時間の遅延を生じさせない発振振幅を出力し、また起動後は安定した出力を得ると共に、消費電流，位相ノイズを低減する。 - 特許庁

The organic light-emitting display device 101 includes a substrate body 111, an organic light-emitting element 70 formed on the substrate body 111, a phase delay capping layer 420 formed on the organic light-emitting element 70, a sealing member 210 arranged on the phase delay capping layer 420, and a polarizing plate 410 adhered to the sealing member 210.例文帳に追加

本発明の有機発光表示装置１０１は、基板本体１１１、基板本体１１１上に形成された有機発光素子７０、有機発光素子７０上に形成された位相遅延キャッピング層４２０、位相遅延キャッピング層４２０上に配置された封止部材２１０、および封止部材２１０に付着された偏光板４１０を含む。 - 特許庁

A feedback clock generating circuit 104 generates the multiple number of clocks which are out of phase at equal intervals of 1/the multiple number of clocks and has the same cycles as a reference clock CLK10 and feeds some clock back as a feedback clock CLK15 to a phase comparator 103 to reduce the delay adjustment width of a delay adjusting circuit 102, shortening the lock time.例文帳に追加

帰還クロック生成回路１０４で、１／逓倍数ずつ等間隔に位相がずれた、基準クロックＣＬＫ１０と同じ周期のクロックを逓倍数だけ生成し、何れかのクロックを帰還クロックＣＬＫ１５として位相比較器１０３にフィードバックすることで、遅延調整回路１０２の遅延調整幅を縮小し、ロック時間を短縮する。 - 特許庁

An input signal passes through an amplitude phase adjustment device 17 and a main amplifier 16, a distribution synthesizer 15 outputs the amplified signal to a delay line 19, passes through a delay line 18, is fed to the distribution synthesizer 15, a distortion component generated in the main amplifier 16 is fed to an amplitude phase adjustment device 22 and an auxiliary amplifier 23.例文帳に追加

入力信号は振幅位相調整器１７−主増幅器１６を通り、増幅信号が分配合成器１５より遅延線路１９へ出力され、また遅延線路１８を通り、分配合成器１５へ供給され、主増幅器１６で発生した歪成分が振幅位相調整器２２−補助増幅器２３へ供給される。 - 特許庁

The phase adjustment quantity of the clock signal in the phase adjusting circuit 50 is set so that a delay time since the multi-phase sampling clock signal is generated by the sampling clock signal generation circuit 40 until the sampling timing is instructed by the sampling clock signal in the sampler block circuit 30_n can be offset.例文帳に追加

位相調整回路５０におけるクロック信号の位相調整量は、サンプリングクロック信号生成回路４０において多相のサンプリングクロック信号が生成されてから、サンプラブロック回路３０_ｎにおいて該サンプリングクロック信号がサンプリングタイミングを指示するまでの遅延時間を相殺するよう設定される。 - 特許庁

On the basis of that a phase of an output clock of the PLL circuit 10 for a lockup period is lagged from or led to a phase of the reference input clock, the delay is controlled and advancing or lagging only the phase momentarily can reduce the lockup period of the PLL circuit 10.例文帳に追加

ロックアップ期間のＰＬＬ回路１０の出力クロックが基準入力クロックに対して位相が所定量以上遅れているか又は進んでいるか検出結果に基づいて、遅延量を制御し、位相のみを瞬間的に進ませ又は遅らせることにより、ＰＬＬ回路１０のロックアップ期間を短縮する。 - 特許庁

An adder 22 sums a signal received by an input terminal C20 resulting from being given to a test object element and fed back from an output terminal A18 and a signal given to the test object element and subjected to phase/amplitude adjustment by a phase delay device 12 and a multiplier 13 and subjected to phase inversion.例文帳に追加

試験対象素子に入力した出力端子Ａ１８からの信号が帰還され入力端子Ｃ２０に入った信号と、試験対象素子に入力した信号を位相遅延器１２および乗算器１３により位相／振幅を調整した信号を、位相反転し加算器２２で加算する。 - 特許庁

A phase adjusting section 14 estimates the internal delay of the circuit 3 based on the phase difference and adjusts the phase differences between a clock signal CKS and a start signal SPS and a video signal DAT so that the circuit 3 samples the signal DAT with an optimum timing.例文帳に追加

位相調整部１４は、当該位相差に基づいて、データ信号線駆動回路３の内部遅延を推定し、データ信号線駆動回路３が適切なタイミングで映像信号ＤＡＴをサンプリングできるように、クロック信号ＣＫＳおよびスタート信号ＳＰＳと映像信号ＤＡＴとの位相差を調整する。 - 特許庁

An amount of the phase delay for each color is changed by outputting a phase delay instruction signal from the phase delay control part 4 to the phase synchronization control part 2.例文帳に追加

レーザーダイオードを制御するＬＤ変調部５と、所定のクロックを出力するよう制御された書込クロック発生部１と、書込同期信号を生成する同期信号制御部と、書込クロックの位相制御を行う位相同期制御部２をと有し、前記同期信号制御部からの出力信号を前記位相同期制御部２に入力し、書込位置あわせを行うよう制御された光書込装置において、書込クロックの位相遅延を位相同期制御部２に対して指示する位相遅延制御部４を備え、位相遅延指示信号を前記位相遅延制御部４から前記位相同期制御部２に対して出力し、各色毎の位相遅延量を変更したことを特徴とするカラー画像形成装置。 - 特許庁

To achieve phase synchronization control which is high in safety and readiness for achieving a phase synchronization moving average filter in which one cyclic section of synchronization detection angular frequency ω_S can be accurately synchronized, and a moving average arithmetic operation can be performed by reducing detection delay.例文帳に追加

同期検出角周波数ω_Sの一周期区間が正確に同期し、かつ検出遅れを少なくした移動平均演算ができる位相同期移動平均フィルタを実現でき、これによって安定で即応性の高い位相同期制御ができる。 - 特許庁

Each input circuit for the multi-phase image signals to columnar signal driving circuit 51 is provided with each single phase processing part 1-i consisting of a delay circuit 11, an adding circuit 12, and a D-A converter 13 which process digital image data VIDEOd[i]:(i=1-n).例文帳に追加

列信号線駆動回路５１に対する多相化画像信号の各入力回路に、ディジタル画像データＶＩＤＥＯｄ［ｉ］：（ｉ＝１〜ｎ）を処理する遅延回路１１と加算回路１２とＤ／Ａ変換器１３とからなる各単相処理部１−ｉを設ける。 - 特許庁

In an optical receiver 101 that receives an optical signal which has been modulated by a differential M phase phase-shift modulation method, each of delay interferometers 3-1 and 3-2 is inputted with an optical signal that has been branched at a branch part 2 individually.例文帳に追加

差動Ｍ相位相シフト変調方式によって変調された光信号を受信する光受信装置１０１において、遅延干渉計３−１，３−２の各々には、分岐部２で分岐された光信号が個別に入力される。 - 特許庁

When a position request command occurs in the idle phase where the data are not transmitted from the processing unit to the position measuring instrument, after the end of the idle phase, the position request command is transmitted to the position measuring instrument together with first delay information.例文帳に追加

処理ユニットから位置測定装置にデータが伝送されていないアイドルフェーズの間に、位置要求コマンドが発生する場合には、そのアイドルフェーズの終了後に第一遅延情報と共に位置要求コマンドが位置測定装置に伝送される。 - 特許庁

Comparison of the level and phase of signals being outputted from the reception circuit determines the variation in gain and phase delay between the reception circuits, and the variation can be corrected by multiplying the output signal of each reception circuit by a correction coefficient for cancelling the variation.例文帳に追加

受信回路から出力された信号のレベルおよび位相を比較すると、各受信回路間のゲイン、位相遅れのバラツキが分かり、これをキャンセルするような補正係数を各受信回路の出力信号に掛けることでバラツキを補正する。 - 特許庁

To provide fail-safe handling when a sensor to detect a rotational phase in a variable valve timing mechanism to displace the rotational phase of a camshaft in the delay-angle direction or in the advance-angle direction by braking forces of two electromagnetic brakes.例文帳に追加

２つの電磁ブレーキによる制動力で、カムシャフトの回転位相を遅角方向及び進角方向へ変位させる可変バルブタイミング機構において、前記回転位相を検出するセンサが故障したときに、フェイルセーフ処理を提供する。 - 特許庁

A control circuit 101 starts braking of a drive motor 122 by a reverse energization brake after detecting change of a signal output state from a phase detection switch for detecting a rotation phase of a cam 220, and further after delay time Td passes.例文帳に追加

制御回路１０１は、カム２２０の回転位相を検出する位相検出スイッチからの信号出力状態の変化を検出後、さらに遅延時間Ｔｄが経過した後、逆通電ブレーキによる駆動モータ１２２の制動を開始する。 - 特許庁

In the case that a comparison result from the phase comparator circuit 20 is fluctuated and does not satisfy a prescribed condition, the phase adjustment discrimination circuit 24 discriminates that the comparison result is affected by the jitter and stops the operation of a delay control circuit 22.例文帳に追加

この位相調整判定回路により、位相比較回路から出力された比較結果が変動して所定の条件を満足しない場合、比較結果がジッターの影響を受けていると判定され、遅延制御回路の動作は停止する。 - 特許庁

A delay time at the reciprocation and transmission of the light signal in the optical fiber 106 is obtained on the basis of the result of a phase comparison by a phase comparator 110 between an output signal of the light reception part 109 and an output signal of a light transmission part 101.例文帳に追加

光受信部１０９の出力信号と、光送信部１０１の出力信号との位相比較器１１０による位相比較結果に基づいて、光信号の被測定光ファイバ１０６の往復伝送時の遅延時間を求める。 - 特許庁

The device 1 detects the path length difference between the working and standby system transmission lines from the detection phase difference of the number of errors of M1 byte, and a phase control section 7 performs delay amount setting control of working and standby system transmitting/receiving sections.例文帳に追加

装置１では、このＭ１バイトのエラー数の検出位相差により、現用及び予備系伝送路の経路長差を検出して、現用及び予備系送受信部の遅延量の設定制御を、位相制御部７により行うようにする。 - 特許庁

Phase controllers 15 to 18 have a comparator 15 that compares the clock signal with a reference signal, and output control current varying so as to reduce a phase difference between these signals as the current being supplied to the plural current-controlled delay circuits 11.例文帳に追加

位相制御部１５〜１８は、クロック信号と基準信号とを比較する比較器１５を有し、これらの信号の位相差を減らすように変化する制御電流を、複数の電流制御遅延回路１１に供給する電流として出力する。 - 特許庁

The DLL circuit includes a phase comparator for comparing the timing difference between first and second clock signals, a delay circuit for delaying the first clock signal by the amount of delay corresponding to the comparison result by the phase comparator for generating the second clock signal, and a control circuit for temporarily stopping the supply of the first clock signal to the phase comparator while the second clock signal is supplied to the phase comparator.例文帳に追加

本発明の少なくとも１つの実施例によるＤＬＬ回路は、第１のクロック信号と第２のクロック信号とのタイミング差を比較する位相比較器と、該位相比較器による比較結果に応じた遅延量だけ該第１のクロック信号を遅延させて該第２のクロック信号を生成する遅延回路と、該位相比較器へ該第２のクロック信号が供給されている状態で該位相比較器への該第１のクロック信号の供給を一時的に停止する制御回路を含むことを特徴とする。 - 特許庁

In the signal receiving and phase regulating adder part 56 of thus simplified constitution, a value matching a signal receiving focus point which becomes deeper as a corresponding group is farther from a signal receiving opening center is set for the delay adder 76 as a delay time difference between the two channels.例文帳に追加

これらにより構成が簡素化された受信整相加算部５６において、遅延加算器７６には２チャネル間の遅延時間差として、対応するグループが受信開口中心から遠いほど深い受信フォーカス点に適合した値が設定される。 - 特許庁

To provide a delay locked loop (DLL) circuit which can control the operation of a register controlled DLL circuit by detecting whether or not a phase difference between an input source clock REFCLK and an output delay locked clock DLLCLK reaches a maximum value.例文帳に追加

入力されるソースクロックＲＥＦＣＬＫと、出力される遅延固定クロックＤＬＬＣＬＫとの間の位相差が最大値に達するか否かを検知し、レジスタ制御型遅延固定ループ回路の動作を制御することができる遅延固定ループ回路を提供する。 - 特許庁

A time interval when the phase lock loop circuit 52 stays in an oscillation frequency condition is compared with a time interval when the loop 52 in the absence of a delay trouble stays in an oscillation frequency condition to detect the delay trouble.例文帳に追加

そして、上記フェーズロックループ回路がある発振周波数状態に滞在している時間間隔と遅延故障が存在しないフェーズロックループ回路のある発振周波数状態に滞在している時間間隔とを比較することにより遅延故障を検出する。 - 特許庁

To provide a delay quantity adjustment system and a delay quantity adjusting method for sampling clock of a video signal, which can maintain the number of steps of the phase adjustment of the sampling lock at a fixed level whatever the frequency the sampling clock may be.例文帳に追加

本発明は、サンプリングクロックがどのような周波数でもサンプリングクロックの位相調整のステップ数を一定に保つことができる映像信号のサンプリングクロックのディレイ量調整システム、ディレイ量調整方法および記録媒体を提供することを課題とする。 - 特許庁

To reduce the striking sound of a stopper at the time when it returns to its position at a delay angle side in an electromagnetic variable valve timing device which advances the cam phase to a crankshaft against a spring force energizing toward the delay angle side by the friction brake force generated by an electromagnetic brake.例文帳に追加

電磁ブレーキによる摩擦制動力によって、遅角側に付勢するばね力に抗してクランクシャフトに対するカムの位相を進角させる電磁式可変バルブタイミング装置において、遅角側のストッパ位置に戻るときのストッパの当たり音を小さくする。 - 特許庁

When a delay element constituting an oscillator with an internal gate is an inverter, a phase splitter is usable so as to obtain secure oscillation even when the number of delay elements is always odd and two ratios are necessary with restored frequencies.例文帳に追加

内部ゲート付き発振器を構成する遅延要素がインバータである場合、遅延要素の数をいつでも奇数として復元された周波数内でのふたつの比率が必要な場合でも確実に発振が行われるようにするために、位相スプリッタを用いることができる。 - 特許庁

A variable delay device 25 is provided to a post-stage of a voltage-controlled oscillator 21, an output of the variable delay device 25 is used for an output of the PLL circuit 10, and fed to a phase frequency detector 16 as a feedback signal via a 1/N frequency divider 29 or the like.例文帳に追加

可変遅延器２５が電圧制御発振器２１の後段に設けられ、可変遅延器２５の出力は、ＰＬＬ回路１０の出力とされるとともに、Ｎ分周器２９等を介して位相周波数検出器１６へフィードバック信号として送られる。 - 特許庁

This decimal frequency division type PLL frequency synthesizer comprises inside a phase comparator, a gate delay element which operates as a ring oscillator, when it attempts to lock to a predetermined frequency and operates as a dead zone preventing delay element, when decimal frequency division operation is carried out.例文帳に追加

位相比較器内に、所定の周波数にロックしょうとする時にはリングオシレータとして動作し、小数点分周動作のときは不感帯防止用遅延素子として動作するゲート遅延素子、を備えた小数点分周方式ＰＬＬ周波数シンセサイザ。 - 特許庁

A control portion 35 controls the delay amount of variable delay units 34(1) to 34(4) which receive clock signals C1-C4, in such a manner that the error of the calculated phase difference is reduced and thereafter, changes a switch 22 to the side of an analog input signal X(t) to be converted.例文帳に追加

制御部３５は、算出された位相差の誤差が小さくなるように、クロック信号Ｃ１〜Ｃ４を受ける可変遅延器３４（１）〜３４（４）の遅延量を制御してから、スイッチ２２を変換対象のアナログの入力信号Ｘ（ｔ）側に切り替える。 - 特許庁

To provide a loop back delay ccorrection device capable of correcting the phase delay of a loop back signal by eliminating deviation between a sampled IF frequency and a discrete frequency point, thereby improving the ccorrection precision of distortion caused in the modulation of a transmitting signal.例文帳に追加

サンプリングしたＩＦ周波数と離散周波数ポイントとのずれをなくしてループバック信号の位相遅延を補正することができ、これにより伝送信号の変調時に生じる歪みに対する補償精度を向上し得るループバック遅延補正装置を提供する。 - 特許庁

A signal which has been extracted conventionally by using two delay interferometers can be extracted by one delay interferometer 130 by periodically changing a voltage value of an electric signal Vc(t) applied to one arm 130b of the delay interferometer 130 to periodically change a phase of light to π/4 and -π/4.例文帳に追加

遅延干渉計１３０の一方のアーム１３０ｂに印加される電気信号Ｖｃ（ｔ）の電圧の値を周期的に変化させ、光の位相をπ／４と−π／４と周期的に変化させることにより、従来２つの遅延干渉計を用いて抽出してきた信号を、１つの遅延干渉計１３０で抽出できるようにする。 - 特許庁

In the 90-degree phase generator, a voltage controlled delay circuit D is connected between two inputs of two mixers M1, M2 whose inputs are alternately connected, a sum of outputs of the two mixers is given to the voltage controlled delay circuit D through an integration device S to control the circuit D via its control input so that the delay is always 90 degrees.例文帳に追加

本発明の９０度位相発生器は、入力が互い違いに接続された２つのミクサＭ１，Ｍ２の、２つの入力の間に電圧制御型遅延回路Ｄをつなぎ、２つのミクサの出力の和を積分器Ｓを通して、その電圧制御型遅延回路Ｄの制御入力を制御して、その遅延が常に９０度になるようにする。 - 特許庁

To provide an amplifier that reduces a phase delay of an audio signal, also reduces distortion generated in the audio signal, and is facilitated in the design of a circuit that is high in the stability of the operation of the amplifier.例文帳に追加

オーディオ信号の位相遅れ及びオーディオ信号に発生する歪みを低減させ、増幅装置の動作の安定度が高い回路の設計が容易な増幅装置を提供する。 - 特許庁

To provide a DC stabilized power source circuit capable of balancing reduction of a capacitance to be actually provided, suppressing offset dispersion and compensating phase delay at a higher level.例文帳に追加

実際に設ける容量値の削減と、オフセットバラツキの抑制と、位相遅れの補償とを、より高いレベルでバランスさせることが可能な直流安定化電源回路を実現する。 - 特許庁

To provide a receiver in which expansion of circuit scale is suppressed and costs are reduced by absorbing delay deviation and controlling a phase of a sampling clock to an A/D converter.例文帳に追加

遅延偏差を吸収すると共に、ＡＤ変換器へのサンプリングクロックの位相を制御することによって、回路規模の増大を抑え、コストを低減した受信機を提供する。 - 特許庁