1153万例文収録!

「Phase delay」に関連した英語例文の一覧と使い方(22ページ目) - Weblio英語例文検索


小窓モード

プレミアム

ログイン
設定

設定

Weblio 辞書 > 英和辞典・和英辞典 > Phase delayの意味・解説 > Phase delayに関連した英語例文

セーフサーチ:オン

不適切な検索結果を除外する

不適切な検索結果を除外しない

セーフサーチについて

Phase delayの部分一致の例文一覧と使い方

該当件数 : 1374



例文

The receiver rotates a phase of a signal separated by each subcarrier by a rotation amount equivalent to a moving amount of a delay profile when executing channel estimation and thereafter convolutes a sinc function on the signal to apply weighting composite to a plurality of subcarriers adjacent to each other, and executes processing equivalent to multiplying the delay profile advanced by a desired phase rotation amount on the time base with a rectangular wave.例文帳に追加

チャネル推定を行なう際、サブキャリア毎に分離した信号を遅延プロファイルの移動量に相当する回転量だけ位相回転させてからsinc関数を畳み込んで隣り合う複数本のサブキャリアを重み付け合成し、時間軸上において遅延プロファイルを所望の位相回転量に応じた分だけ前に移動させてから矩形波を掛けることに相当する処理を行なう。 - 特許庁

The CDR circuit 106, receiver 101, and transmission and reception system 100 applies weighting to an output of a nonlinear phase comparator into which reception data 105 and a reproduction clock 119 are input according to a delay or an advance of a clock with a phase difference of the reception data to the reproduction clock, and the phase of the reproduction clock is adjusted based on the weighted output.例文帳に追加

CDR回路106、受信装置101、および送受信システム100は、受信データ105および再生クロック119が入力される非線形位相比較器の出力に、受信データに対する、再生クロックに対して位相差を有するクロックの遅れまたは進みに応じて重み付けをし、重み付けされた出力に基づいて再生クロックの位相を調整する。 - 特許庁

The pulse width modulator comprises a selector 15 for selecting one of a plurality of pulses of different phase generated from a PLL circuit 1, a section 16 for delaying the phase of a selected pulse analogically, and a section 18 for generating a pulse width based on a reference signal and a pulse having specified phase lag from the analog delay section 16.例文帳に追加

PLL回路1で生成された位相の異なる複数のパルスのうちの1つのパルスを選択するセレクタ15と、セレクタ15により選択されたパルスの位相をアナログ的に遅延させるアナログ遅延部16と、アナログ遅延部16により位相が一定量遅れたパルスと基準となる基本信号とによりパルス幅を生成するパルス幅生成部18とから構成されている。 - 特許庁

A phase comparator 13 is disconnected from a DLL loop by a switching circuit 15, a counter 14 starts counting by a rise edge of an output clock CLK2 of a first variable delay circuit 11, and the counting is stopped by an edge of a rise clock of an input clock CLK1 into the first variable delay circuit 11.例文帳に追加

切換回路15によって位相比較器13をDLLループから切り放しておき、第1可変遅延回路11の出力クロックCLK2の立上りエッジによってカウンタ14のカウントを開始し、第1可変遅延回路11への入力クロックCLK1の立上りクロックのエッジによってそのカウントを停止させる。 - 特許庁

例文

Then, the phase comparator 13 is connected to the DLL loop by the switching circuit 15 at a timing of rise edge of the input clock CLK1, the number of steps of delay cells of the first variable delay circuit 11 is set at the number of steps corresponding to a counter value of the counter 14, and a usual DLL locking operation is performed.例文帳に追加

そして、入力クロックCLK1の立上りエッジのタイミングで、切換回路15により位相比較器13をDLLループに接続するとともに、カウンタ14のカウンタ値に相当する段数に、第1可変遅延回路11の遅延セル段数を設定してから、通常のDLLロック動作を行わせる。 - 特許庁


例文

A phase adjusting circuit 33 determines the first transition and second transition of the data DQ based on a plurality of the latched data D(-n) to D(+n), and adjusts the delay time of the DLL circuit 31 for the central timings of an interval between the first transition and second transition to near the timing of the basic delay signal S(0).例文帳に追加

位相調整回路33は、複数のラッチデータD(−n)〜D(+n)に基づいて、データDQの第1遷移と第2遷移とを判定し、第1遷移と第2遷移とに応じた期間の中心タイミングを、基準遅延信号S(0)のタイミングを近づけるように、DLL回路31の遅延時間を調整する。 - 特許庁

A response delay compensation element is provided on an input side of an intake system model where a behavior of intake air flowing in an intake passage from a throttle valve to an intake port of an engine is modeled, to compensate a response delay of on output gMAF of an air flow meter by a phase shift compensation.例文帳に追加

スロットルバルブからエンジンの吸気口までの吸気通路を流れる吸入空気の挙動をモデル化した吸気系モデルの入力側にエアフロメータの出力g_MAF の応答遅れを位相進み補償で補償する応答遅れ補償要素を設け、この応答遅れ補償要素の出力gを吸気系モデルに入力する。 - 特許庁

In this steering assist control, in order to compensate the operation delay of the steering assist device 40, the steering assist device 40 is controlled with a control variable obtained by performing inertial compensation processing and phase compensation processing of a reaction reduction value corresponding to the active steering to eliminate the delay of steering assist to the active steering.例文帳に追加

この操舵アシスト制御においては、操舵アシスト装置40の作動遅れを補償するために、アクティブ操舵に対応した反力低減値を慣性補償処理および位相補償処理した制御量により操舵アシスト装置40を制御して、アクティブ操舵に対する操舵アシストの遅れをなくす。 - 特許庁

While, the newest value and the last time value of the data on the suction air volume are simply averaged in a 4ms period, and a basic fuel injection quantity Tp is arithmetically operated on the basis of a simple average value, and a phase delay corresponding to a filling delay to an intake manifold is also imparted by weightedly averaging the basic fuel injection quantity Tp.例文帳に追加

一方、前記吸入空気量のデータの最新値と前回値とを、4ms周期で単純平均し、該単純平均値に基づいて基本燃料噴射量Tpを演算し、更に、該基本燃料噴射量Tpを加重平均して吸気マニホールドに対する充填遅れに対応する位相遅れを与える。 - 特許庁

例文

Furthermore, a risk, such as oscillations caused by a phase delay in a high frequency range are avoided by reducing the high-frequency range frequency components in a low frequency region passing signal processing part 9, and the stability of the system is secured.例文帳に追加

さらに低周波数域通過信号処理部9で高域周波数成分を低減させ、高周波数域での位相の遅れによる発振などの危険性を回避し、システムの安定性を確保している。 - 特許庁

例文

Specifically, the phase of a common carrier signal is changed by 1/3 of the period T each by delay circuits 12B and 12C to equally change the output phases of the PWM signals according to the number of loads.例文帳に追加

具体的には、共通の搬送波信号の位相を遅延回路12B,12Cによって周期Tの1/3ずつ相互に変化させ、負荷の数に応じてPWM信号の出力位相を均等に変化させる。 - 特許庁

As a configuration of an intra-symbol temporal variation estimator of 3.B, a digital complex signal outputted from an orthogonal demodulation unit 1 is inputted to a delay circuit 111, a phase variation estimation unit 112, and a short block amplitude variation estimation unit 113.例文帳に追加

3.Bのシンボル内時間変動推定器11の構成のように、直交復調部1から出力されたデジタル複素信号は、遅延回路111と、位相変動推定部112と、短区間振幅変動推定部113に入力される。 - 特許庁

The frequency dividing circuit adjusts the duty ratio of the signals which are shifted in phase by K/2 cycle from the input signals of the signals generated from the M.T delay circuit 80c by ANDing/ORing the signals by means of a duty adjusting circuit 80e.例文帳に追加

このM・T遅延回路が生成する信号のうちデューティ調整回路(80e)により入力信号のK/2サイクル位相のずれた信号の論理和/論理積演算を行なってデューティ比を調整する。 - 特許庁

To provide an optical transmitter, corresponding to a pulsed multi-value phase modulation system, capable of reliably compensating a delay shift due to temperature variation or the like between drive signals given to a plurality of optical modulators.例文帳に追加

パルス化された多値位相変調方式に対応した光送信装置について、複数の光変調部に与えられる駆動信号間の温度変動等による遅延ずれを確実に補償できるようにする。 - 特許庁

To provide a position sensor capable of reducing AC ripples of a detected position signal and having a small phase delay, and a magnetic bearing device which is stable and has less vibration with the position sensor employed.例文帳に追加

検出された位置信号の交流リップル分を低減できると共に、位相遅れの少ない位置センサ、及びこの位置センサを適用することで安定し、かつ振動のより少ない磁気軸受装置を提供する。 - 特許庁

Due to this, when the "positive torque" is large, a vane rotor 30 is never pressed back to the timing delay side due to torque fluctuation, and rotational speed of the vane rotor 30 at the time of phase control to the timing advance side is improved.例文帳に追加

これにより、「正トルク」が大きいとき、トルク変動によってベーンロータ30が遅角側へ押し戻されることがなく、進角側への位相制御時におけるベーンロータ30の回転速度は向上する。 - 特許庁

When this timing Fck overlaps with the variation timing of the set data because of the delay time τ of the frequency division ratio control circuit 7, the N counter 9 and A counter 10 input abnormal data, so that the phase of the PLL circuit is not locked.例文帳に追加

このタイミングFckが、分周比制御回路7の遅延時間τにより、設定データの変化タイミングと重なると、Nカウンタ9とAカウンタ10が異常データを取り込み、PLL回路が位相同期しなくなる。 - 特許庁

Then, an amplitude detecting circuit 108 detects the amplitude of a reproduced signal which is detected by using the pulsed light irradiated in synchronization with the delay clock having its phase changed, and outputs the detection result to a CPU 109.例文帳に追加

そして、振幅検出回路108は、位相を変化させた遅延クロックに同期して照射されたパルス光によって検出された再生信号の振幅を検出してCPU109へ出力する。 - 特許庁

To provide a semiconductor device having a signal phase control function capable of easily controlling the delay of an output signal due to a deviation in process, a variation in temperature or voltage, or the like and securing stable operation.例文帳に追加

プロセスの振れ,温度や電圧の変動等に対して、その出力信号に対する遅延調整を容易に行い、安定した動作を確保し得る信号位相調整機能を備えた半導体装置を提供する。 - 特許庁

To provide a writing compensation circuit which does not require a circuit section, other than delay generating means, for realizing temperature compensation and phase compensation, and has a circuit size smaller than that of a writing compensation circuit employing a VCO.例文帳に追加

遅延発生手段の他に温度補償、位相補償を実現する回路部を別途必要とせず、VCOを用いた書き込み補償回路に比べて回路規模の小さい書き込み補償回路を提供すること。 - 特許庁

A subcarrier cumulative information acquisition circuit 32 obtains a correlation value between the received signal and a subcarrier outputted from a PN code and BOC code phase delay unit 14 to obtain its cumulative correlation value (BOC code cumulative correlation value).例文帳に追加

サブキャリア積算情報取得回路32は、PNコード及びBOCコード位相遅延器14が出力するサブキャリアと受信信号との相関値を求め、その積算相関値(BOCコード積算相関値)を求める。 - 特許庁

A noise power detection part 12 performs phase rotation of the block-synchronized received signals according to the synchronous point information to delay it for N symbols, and detects noise power for P symbols in the latter half in the unique word symbols.例文帳に追加

雑音電力検出部12は、ブロック同期した受信信号を、同期ポイント情報に従って位相回転させNシンボル遅延させ、ユニークワードシンボルにおける後半のPシンボルについて、雑音電力を検出する。 - 特許庁

To provide a phase delay compensation device which recognizes a data pattern in advance before data are outputted from a semiconductor element and which can minimize a skew generated by the change of the data pattern, and to provide a method therefor.例文帳に追加

データが半導体素子から出力される前にデータパターンを予め認識して、データパターンの変更によって生じるスキューを最小化することができる位相遅延補償装置及びその方法を提供すること。 - 特許庁

A delay correcting addition part 13 delays and corrects the stereo speech so that the speech is in phase with a speech from a desired sound source, and adds them together to output a signal whose desired sound source signal is emphasized.例文帳に追加

遅延補正加算部13では、所望の音源からの音声の位相を合わせるようにステレオ音声を遅延補正し、足し込むことにより、所望の音源信号が強調された信号を出力する。 - 特許庁

A demodulated signal corresponding to a sample gate is selectively extracted by matching a phase of a receiving signal from a depth corresponding to the sample gate and that of a reference wave at the delay circuits 26I and 26Q.例文帳に追加

遅延回路26I,26Qにおいて、サンプルゲートに対応した深さからの受信信号の位相と参照波の位相を一致させることにより、サンプルゲートに対応した復調信号が選択的に抽出される。 - 特許庁

A horizontal line counter 105 counts the number of the horizontal synchronizing signals, and when the count reaches the number of lines set in a horizontal line setting register 108, a phase delay circuit 107 generates and outputs a sampling clock in a prescribed timing.例文帳に追加

水平同期信号は水平ラインカウンタ105で計数され、水平ライン設定レジスタ108に設定されたライン数に達すると、位相遅延回路107より所定タイミングでサンプリングクロックが生成出力される。 - 特許庁

When it is decided that the pairing is wrong, a delay control circuit delays the phase of a vertical synchronizing signal inputted to the timing controller 5 to change the pairing of video data by the timing controller 5.例文帳に追加

誤っていると判定された場合には、遅延制御回路によってタイミングコントローラ5に入力される垂直同期信号の位相が遅延され、タイミングコントローラ5による映像データのペアリングが変更される。 - 特許庁

Then reproducing laser power is adjusted constant times n=5 as long as a clock closest to the phase delay quantity of a ghost generated in the equal temperature are of laser power, in which previously set signal characteristics becomes optimum.例文帳に追加

次に、あらかじめ設定された、信号特性が最適になるレーザパワーでの等温度領域にて発生するゴーストの位相遅れ量に、最も近いクロックの定数倍n=5になるように再生レーザパワーを調整する。 - 特許庁

A driver monolithic liquid crystal panel 600 outputs a digital signal as a control amount indicating signal showing a phase difference to be controlled to compensate signal delay in the liquid crystal panel prior to starting display.例文帳に追加

ドライバモノリシック型の液晶パネル600が、当該液晶パネル内での信号遅延を補償するために調整すべき位相差の量を示すデジタル信号を調整量指示信号として表示開始前に出力する。 - 特許庁

The values of circuit parameters of respective stage lattice filters are designed so that group delay dispersions of multistage connected lattice filters 111-113 equale in amplitude characteristic but different in phase characteristic have inverse characteristics in the forward stage and in the backward stage.例文帳に追加

振幅特性は同じで位相特性が異なる多段接続されたラティスフィルタ111〜113の群遅延分散が前段と後段とで逆特性となるように、格段のラティスフィルタの回路パラメータの値を設計する。 - 特許庁

To prevent interference of masking etc. from occurring even immediately after vibration stop, by reducing the time deviation between a delayed low frequency signal emitted from a phase inversion type speaker box and a high frequency signal emitted without delay from a loudspeaker unit.例文帳に追加

位相反転型スピーカボックスから遅延して放出される低域信号とスピーカユニットから遅延なく放出される高域信号の時間的ズレにより、振動停止直後にもマスキング等の妨害が発生する。 - 特許庁

To suppress the increase of the phase delay of whole system caused by the load of a mechanism part when the shift of a lens for correction is small in an image pickup device that has a deflection correction optical system.例文帳に追加

振れ補正光学系を有する撮像装置においては、補正用レンズの移動量が小さい場合には、機構部の負荷の影響による系全体の位相遅れが増大するので、この位相遅れを少なくすること。 - 特許庁

The drive of the motor 14 is transmitted to a lens transfer mechanism 16 which transfers the photographic lens 15 and drive in accordance with displacement of the lens transfer mechanism 16 is transmitted to a finder lens transfer mechanism 19 with prescribed delay phase difference.例文帳に追加

モータ14の駆動は撮影レンズ15を移動するレンズ移動機構16に伝達され、レンズ移動機構16の変位に伴う駆動が所定の遅れ位相差をもってファインダレンズ移動機構19に伝達される。 - 特許庁

A time for which a phase of the synchronization signal is advanced by the timing control section 29 is determined by acquiring a delay time and the like corresponding to a cable length notified from the cable length detection section 27, from a reference table 30.例文帳に追加

タイミング制御部29による、同期信号の位相を進める時間は、ケーブル長検出部27から通知されるケーブル長に対応する遅延時間などを参照テーブル30から取得して決定する。 - 特許庁

A memory control part 4e detects the J1 multi-frame phase difference between the 0-system data and 1-system data after passing a frame aligner, and instructs the insertion of a delay quantity to a 0-system frame memory part 4f and a 1-system frame memory part 4g.例文帳に追加

メモリ制御部4eはフレームアライナ通過後の0系データ及び1系データのJ1マルチフレーム位相差を検出し、0系フレームメモリ部4f及び1系フレームメモリ部4gへ遅延量の挿入指示を行う。 - 特許庁

An ultrasonic reflected wave transmitted from an ultrasonic probe 13 and reflected by a living tissue is input into an operation part 19 through a receiving part 15, a delay time control part 16, a phase detection part 17 and a filter part 18.例文帳に追加

超音波プローブ13から送信され、生体組織において反射した超音波反射波は、受信部15、遅延時間制御部16、位相検波部17、フィルタ部18を経て、演算部19に入力される。 - 特許庁

To reduce a phase delay included in a detection signal acquired from a detection system of a physical behavior of a detection object via a signal processing system, and to reduce sufficiently uncertainty of a detection value even in a nano-in-process.例文帳に追加

検出対象の物理的挙動の検出系から信号処理系を経て得られる検出信号に含まれる位相遅れを低減し、ナノインプロセスにおいても、検出値の不確かさを十分に低減させる。 - 特許庁

Then, the detected phase difference is outputted as the delay time information.例文帳に追加

シリアル受信データを受信してシンボル単位にパラレルデータを再構成するタイミングと、再構成されたパラレルデータをLSI内部に出力するタイミングとの間の位相差を検出し、検出した位相差を遅延時間情報として出力する。 - 特許庁

By feeding a single phase clock signal to a line scanning circuit 17 through one clock signal feeding line 30, it is possible to decrease the delay of the clock signal caused by increasing the wiring volume.例文帳に追加

単相のクロック信号を一本のクロック信号供給線30を介してライン走査回路17に供給することによって配線容量が増大することによるクロック信号の遅延を低減することができる。 - 特許庁

A driving pulse signal having a temperature-corrected proper period Din is generated using as a unit a phase difference ϕ of reference pulse signals output in order from a plurality of inversion circuits constituting the delay circuit 10.例文帳に追加

該遅延回路10を構成する複数の反転回路から順次出力される参照パルス信号の位相差φを単位として、温度補正された適正周期Dinを有する駆動パルス信号を発生させる。 - 特許庁

The voltage impressed to the load is not fluctuated by a voltage drop because the resistance is not required to be laid in the output side of the current output part, and the phase delay is not generated even in the capacitive load.例文帳に追加

電流出力部の出力側に抵抗をおく必要がないので、電圧降下のために負荷に印加する電圧が変動することがなく、かつ容量性の負荷であっても位相遅れが発生しない。 - 特許庁

For example, the comparison signal generating circuit delays the output signal in response to the delay amount, detected by the error detecting circuit, and feeds back the signal, delayed from the output signal, to the phase comparator as the comparison signal.例文帳に追加

例えば、比較信号生成回路は、誤差検出回路により検出された遅延量に応じて、出力信号を遅延させ、出力信号から遅延させた信号を比較信号として位相比較器にフィードバックする。 - 特許庁

To extend a maximum distance restricted the phase delay of a video signal and an instruction signal generated at the time of transmission on a line saving system multiplexing the video signal with the instruction signal or the like in a coaxial cable.例文帳に追加

映像信号に命令信号等を同軸ケーブルに多重した省線化システムで、伝送する際に生じる映像信号と命令信号の位相遅れにより制限される最大延長距離を拡大する。 - 特許庁

To realize reception focusing processing of performing high-accuracy phase-matching and addition by using more continuous amounts of delay than those in conventional reception focusing processing without carrying out data interpolation processing to complex baseband signals obtained by orthogonal detection or others.例文帳に追加

直交検波等によって得られた複素ベースバンド信号に対し、データ補間処理を行うことなく、従来よりも連続的な遅延量を用いて高精度の整相加算を行う受信フォーカス処理を実現する。 - 特許庁

In signal synthesis, the delay amounts of the phase shifters 24a and 24b are changed according to a preset synthesis condition so as to make the multipath level Mdc detected by the multipath level detecting means 33 small.例文帳に追加

信号合成は、マルチパスレベル検出手段33が検出するマルチパスレベルMdcが小さくなるように、予め設定される合成条件に従って移相器24a,24bでの遅延量を変更する。 - 特許庁

Also, by a delay circuit 12 comprising a resistor 12a and a capacitor 12b, the waveform of the input signals is shaped and output signals (positive phase output signals OUTP in the figure 1) are output from a node NO.例文帳に追加

また、抵抗12aとキャパシタ12bとからなる遅延回路12によって、入力信号の波形は整形され、ノードNOから出力信号(図1では正相出力信号OUTP)が出力される。 - 特許庁

When any phase change is detected, the apparatus 206 acquires time information upon the detection from the output of a GPS (global positioning system) 201, and outputs the acquired result to a delay measuring apparatus 300.例文帳に追加

そして、変化時刻測定装置206では、位相変化が検出された場合に、その検出時の時刻情報をGPS受信機201の出力から取得し、この取得結果を遅延測定装置300に出力する。 - 特許庁

This phase mixer 120 has first and second phase delay parts 121 and 122 for outputting first and second output voltages having phases respectively corresponding to the first and second input voltages, an intermediate phase outputting part 130 for outputting third and fourth output voltages having an intermediate phase between the first and second input voltages, and an output selecting part 140 for selecting two output voltages among many output voltages and outputting the two output voltages.例文帳に追加

位相混合器120は、第1及び第2入力電圧の位相にそれぞれ対応する位相を有する第1及び第2出力電圧を出力する第1及び第2位相遅延部121,122と、第1及び第2入力電圧の中間位相を有する第3及び第4出力電圧を出力する中間位相出力部130と、多数の出力電圧のうち2つの出力電圧を選択して出力する出力選択部140とを有する。 - 特許庁

The pulse insertion circuit calculates a cycle in which the frequency difference is corrected on the basis of the first frequency difference information and inserts the pulse in accordance with the polarity data in the case that the first phase advanced signal or the first phase delay signal is not inputted within the cycle.例文帳に追加

そして、前記パルス挿入回路は、前記第1周波数差情報に基づいて前記周波数差を補正する周期を算出し、前記周期内に前記第1位相進み信号或いは第1位相遅れ信号が入力されない場合に前記極性データに応じて前記パルスを挿入する。 - 特許庁

例文

In a rectangular wave voltage phase control mode, the control system performs torque feedback wherein it converts each phase current value of a rotating electrical machine 20 into a dq current value in a coordinate converter 72, and computes a torque estimate from the dq current value in a torque estimator 76, via a primary delay processor 74, and feeds it back to the torque command value.例文帳に追加

矩形波電圧位相制御モードにおいては、座標変換部72において回転電機20の各相電流値をdq電流値に変換し、1次遅れ処理部74を経て、トルク推定部76においてdq電流値からトルク推定値を算出し、これをトルク指令値にフィードバックするトルクフィードバックが行われる。 - 特許庁




  
Copyright © Japan Patent office. All Rights Reserved.
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する
英→日 日→英
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する

©2026 GRAS Group, Inc.RSS