「Phase delay」に関連した英語例文の一覧と使い方(20ページ目) - Weblio英語例文検索

To provide a valve opening and closing timing control device capable of completing a lock to the initial phase when an engine is stopped, and smoothly controlling in a delay angle phase direction even under the minimum pressure while adopting a biasing mechanism with a high biasing force.例文帳に追加

エンジン停止時に初期位相へのロックを完了させることができるとともに、強い付勢力を有する付勢機構を採用しながらも最低圧状況下でも遅角位相方向への制御がスムーズに行われる弁開閉時期制御装置を提供する。 - 特許庁

The modulator of phase shift modulation type for performing a data modulation by using a phase difference between the I/Q channels comprises a plurality of data shifting means 40A, 40B, and 41 for adjusting each delay of I/Q channel digital data at each input terminal of the I/Q channels.例文帳に追加

Ｉ／Ｑチャネル間の位相差を利用して、データ変調を行う位相偏移変調方式の変調器において、前記Ｉ／Ｑチャネルの入力端にＩ／Ｑチャネルデジタルデータの遅延を調節するためのデータシフティング手段４０Ａ、４０Ｂ、４１を備える。 - 特許庁

A current supply circuit 14 for outputting a current Id which is increased with a time indicating a phase difference between the delay amount and the advance amount of a comparison output in a phaser comparator 13 is arranged between the phase comparator 13 and the loop filter 15 in the PLL circuit.例文帳に追加

位相比較器１３の比較出力の遅れ量或いは進み量の位相差を示す時間とともに増加する電流Ｉｄを出力する電流供給回路１４を、ＰＬＬ回路の位相比較器１３とループフィルタ１５との間に設ける。 - 特許庁

When the phase difference between both clocks is not a desirable quantity, the selector 7 is controlled by SR-FF 4, a logic circuit 5, and a counting circuit 6 to select another delay element repeatedly and when the phase difference between both clocks is the desirable quantity, the selecting operation of the selector 7 is stopped.例文帳に追加

この両クロックの位相差が所望量でない場合には、SR-FF４、論理回路５及び計数回路６により、セレクター７を制御して、他の遅延素子を選択することを繰り返し、両クロックの位相差が所望量のとき、セレクター７の選択動作を停止させる。 - 特許庁

A CPU reads appropriate data from a memory where data for adjustment for adjusting the non-overlap time of the two-phase clock signal are stored in accordance with sensor signals outputted by a temperature sensor and a voltage sensor for sensing the operation environment of a microcomputer and sets a delay time (d) by delay controlling parts 12a and 12b arranged in a two-phase clock single generating part 4.例文帳に追加

ＣＰＵは、マイクロコンピュータの動作環境をセンシングする温度センサ，電圧センサが出力したセンサ信号に応じて、二相クロック信号のノンオーバーラップ時間を調整するための調整用データが記憶されているメモリより適切なデータを読み出して、二相クロック信号生成部４に配置されているディレイ制御部１２ａ，１２ｂによって遅延時間ｄの設定を行う。 - 特許庁

Then, data during collection period in the RAM 47 are inputted to a phase delay compensation digital filter 51 same as the filter 43 in reverse order from the last one to the first one, output of the filter 51 is inputted to a phase delay compensation digital filter 53 having same characteristics as the filter circuit 33, and the output of the filter 53 becomes data of CPS signal after filtering.例文帳に追加

そして、ＲＡＭ４７内の収集期間分のデータが、最後から最初のものへの逆順に、フィルタ４３と同一の位相遅れ補償用デジタルフィルタ５１に入力され、更にそのフィルタ５１の出力が、フィルタ回路３３と同じ特性を有した位相遅れ補償用デジタルフィルタ５３に入力され、そのフィルタ５３の出力が、ＣＰＳ信号のフィルタ処理後のデータとなる。 - 特許庁

A picture position adjusting signal PH from a horizontal decoder 56 is delayed by the prescribed delay quantity by a waveform dull generating section 551, a picture position adjusting delay signal PH1 is inputted to a phase comparing section 552, compared with a picture position synchronizing signal CSYNC in a phase, and a TRG signal varying at the center of the CSYNC is generated in a TRG signal generating section 553.例文帳に追加

水平デコーダ５６からの画像位置調整信号ＰＨは波形鈍り発生部５５１で所定遅れ量だけ遅延させられて、画像位置調整遅延信号ＰＨ１が位相比較部５５２に入力され、画像位置同期信号ＣＳＹＮＣと位相比較され、ＣＳＹＮＣの中央で変化するＴＲＧ信号がＴＲＧ信号作成部５５３で生成される。 - 特許庁

TCM switching timing information is mapped with a downlink frame between an exchange station side 110 and an LT side 120 and a distance measurement frame transmission is detected to measure a propagation delay time between the exchange station side 110 and the LT side 120, and a clock (400Hz) phase control section 129 corrects a phase shift of a TCM switching timing by the propagation delay time.例文帳に追加

交換機局側１１０とＬＴ側１２０間の下りフレーム中にＴＣＭ切替タイミング情報をマッピングし、距離測定フレーム発出検出を行うことで交換機局側１１０とＬＴがわ１２０間の伝搬遅延時間を測定し、この伝搬遅延時間分のＴＣＭ切替タイミング位相ズレをクロック（４００Ｈｚ）位相制御部１２９で補正する。 - 特許庁

A phase comparator 353 calculates as basic information the number of stages p of a unit cell in a delay cell 348, which is necessary for delaying a reference clock signal REF_CLK 1 by one cycle without a selector 351 and a delay part q of a selector 351 converted into the number of stages of the unit cell.例文帳に追加

位相比較器３５３で、セレクタ３５１なしに基準クロック信号ＲＥＦ＿ＣＬＫ１を１周期遅延させるのに必要な遅延セル３４８内のユニットセルの段数ｐと、ユニットセルの段数に換算したセレクタ３５１の遅延分ｑとを、基本情報として算出する。 - 特許庁

A stopper mechanism 56 is furnished with a stopper pin 58 moving between a fixing position to fix only about the delay angle side and a releasing position to release the same fixing in the specified advance angle state advancing the relative rotational phase of the air inlet camshaft against a crankshaft by specified quantity from the extreme delay angle state.例文帳に追加

ストッパ機構５６は、クランクシャフトに対する吸気カムシャフトの相対回転位相を最遅角状態から所定量だけ進角した所定進角状態で遅角側についてのみ固定する固定位置と、同固定を解除する解除位置との間を移動するストッパピン５８を備える。 - 特許庁

The purpose is achieved by determining the modulation rate for the output signal of a VCO by controlling a signal having a delay time which is an integral multiple of a reference delay time, i.e., a phase difference and repeating a process like this in cycles corresponding to the specific modulation frequency.例文帳に追加

ＶＣＯの出力信号に対して基準遅延時間の整数倍の遅延時間、すなわち位相差を有する信号を制御して変調率を決定し、このような過程を所定の変調周波数に相当する周期中に反復させることによって前記目的を達成する。 - 特許庁

The digital noise removing system 10 comprises: a delay circuit 11 provided between a signal input terminal T1 and a signal output terminal T2; a bias transformation circuit 12 connected to the delay circuit 11; and a phase synchronous circuit 13 connected to the bias transformation circuit 12.例文帳に追加

デジタルノイズ除去システム１０は、信号入力端子Ｔ１と信号出力端子Ｔ２との間に設けられた遅延回路１１と、遅延回路１１に接続されたバイアス変換回路１２と、バイアス変換回路１２に接続された位相同期回路１３とから構成されている。 - 特許庁

The detection voltage is inputted to a delay amount control circuit 110 and compared with base band signals, compared output is outputted to a delay circuit 102a as control signals and control is performed such that the phase difference of the RF signals outputted from the transmission parts 100a and 100b is within a prescribed range.例文帳に追加

検波電圧は遅延量制御回路１１０に入力されてベースバンド信号と比較され、該比較出力が制御信号として遅延回路１０２ａに出力され、送信部１００ａ、１００ｂから出力されるＲＦ信号の位相差が所定範囲内となるように制御される。 - 特許庁

When it is set to a monaural output mode (S9: Yes), delay time to be given for each waveform signal is determined (S10 and S11), so that phase interference may not occur by mixing the waveform signals of right and left two channels (Lch and Rch), and this delay time is set to a sound source circuit 7 (S12).例文帳に追加

モノラル出力モードに設定される場合には（Ｓ９：Ｙｅｓ）、左右２チャンネル（Ｌｃｈ，Ｒｃｈ）の波形信号を混合して位相干渉が生じないように、各波形信号に与えるべき遅延時間を決定し（Ｓ１０，Ｓ１１）、この遅延時間を音源回路７に設定する（Ｓ１２）。 - 特許庁

A first clock 118 is inputted, and the time delay of a variable delay circuit 203 is made to increase or decrease so that the phase of the first clock 118 is made identical with a first differential buffer output signal 213 which starts when a transmission path sending out signal 113 is a first reference voltage 151 or more.例文帳に追加

第１のクロック１１８を入力し、第１のクロック１１８と伝送路送出信号１１３が第１の参照電圧１５１以上のとき立ち上がる第１の差動バッファ出力信号２１３の位相を一致させるように可変遅延回路２０３の遅延時間を増減させる。 - 特許庁

Phase delay correction is carried out which can impart delay so that the timing of the synchronizing signal with the fixed period of a connecting device for the 2nd communication transmission system synchronizes with the timing of the synchronizing signal with the fixed period of a connecting device for the 1st communication transmission system.例文帳に追加

第二の通信伝送系用接続装置における前記一定周期の同期信号のタイミングは前記第一の通信伝送系用接続装置における前記一定周期の同期信号のタイミングに同期するように遅延を与えられる位相遅延補正が行われる。 - 特許庁

In each directivity forming section, 1st variable delay circuits 1081-108N give a delay to each input signal, 1st weighting circuits 1091-109N conduct amplitude and phase weighting, and a 1st synthesizer 110 synthesizes an incoming signal from the mobile station 101i.例文帳に追加

各指向性形成部では第一の可変遅延回路１０８_1 〜１０８_N が各入力信号に遅延を与え、第一の重み付け回路１０９_1 〜１０９_N が振幅及び位相の重み付けを行い、第一の合成器１１０が合成して移動局１０１_i からの上り信号を得る。 - 特許庁

An adder 8 adds a phase delay θ of a phase delaying device 6 to the extracted imaginary part, and a weighting device 14 performs weighting, and a phase-delayed imaginary part is multiplied successively by amplitude information outputted from the cross spectrum computing unit 2 by a multiplication processor 4, and an operated output is outputted from an output device 5.例文帳に追加

加算器８は抽出された虚数部に位相遅延器６の位相遅延θを加算して重み付け器１４により重み付けを行い、位相遅延された虚数部は乗算処理器４にてクロススペクトル演算器２から出力された振幅情報に次々に乗算処理され、演算された出力が出力器５から出力される。 - 特許庁

That is to say, in a PLL-type receiver, calibration data on the cycle time of the demodulating signal is acquired near the reception input threshold level, the AGC voltage in the receiver is used as the phase control voltage of the phase shifter 10; and the phase shifter 10 is made operated to cancel the delay time of the demodulating signal near the input threshold level.例文帳に追加

すなわち、先ず、ＰＬＬ方式の受信機で、受信入力スレッショールドレベル付近で復調信号遅延時間の校正データを取得しておき、次に受信機のＡＧＣ電圧を移相器１０の位相制御電圧とし、入力スレッショールドレベル付近で復調信号遅延時間をキャンセルするように移相器１０を動作させる。 - 特許庁

A start timing of an intermittent operation control signal (EN) enabling the operation of a phase comparator 28 in a phase adjustment period for reading empty pixels of the CCD 15 is adjusted to synchronize with a variable clock V-CLK by delaying the variable clock V-CLK by a delay circuit 34 and impressed to the phase comparator 28 via a latch circuit 33.例文帳に追加

又、ＣＣＤ１５の空画素の読み出しとなる位相調整期間に位相比較器２８の動作をイネーブルにする間欠動作制御信号＼ＥＮの開始タイミングを、遅延回路３４により可変クロックＶ−ＣＬＫを遅延してこの可変クロックＶ−ＣＬＫと同期するようにタイミング調整し、ラッチ回路３３を経て位相比較器２８に印加する。 - 特許庁

The semiconductor optical delay interferometer has a semiconductor wave guide layer structure laminated and grown on a semiconductor substrate and is provided with a connection waveguide for guiding one branched light and a delay waveguide which guides the other branched light and has a path length longer than that of the connection waveguide by a delay length corresponding to one time slot of incident light being differentially phase-modulated light.例文帳に追加

半導体光遅延干渉器は、半導体基板上に積層成長された半導体導波層構造を有し、分波光の一方を導波する接続導波路と、分波光の他方を導波し、差動位相変調光である入射光の１タイムスロットに相当する遅延長だけ接続導波路よりも長い経路長を有する遅延導波路とを備える。 - 特許庁

In accordance with the phase shift amount determined by a phase shift amount determination unit 14 on the basis of output from the initial value setting unit 12 or the correction unit 13, a delay unit 15 delays the source gate signal and outputs a gate signal for gating the data strobe signal DQS.例文帳に追加

初期値設定部１２または補正部１３からの出力にもとづいて移相量決定部１４が決定した移相量に合わせて、遅延部１５が、原ゲート信号を遅延させて、データストローブ信号ＤＱＳをゲーティングするためのゲート信号を出力する。 - 特許庁

A correlation coefficient calculating part 442 calculates the coefficient of mutual correlation between a real clock delay corrected signal and a correspondent ideal signal, and an optimum initial phase discriminating part 450 extracts the initial phase of the maximum mutual correlation coefficient as one closest to a true value.例文帳に追加

相関係数計算部４４２は、クロックディレイの補正がなされた実信号とこれに対応する理想信号との相互相関係数を計算し、最適初期位相判定部４５０は、この相互相関係数が最大となる初期位相を真値に最も近いものとして抽出する。 - 特許庁

This delay circuit is controlled so that the phase of a third clock signal formed by the second clock signal coincides with the phase of the first clock signal on the basis of a control signal formed by comparing the phases of the third clock signal and the first clock signal.例文帳に追加

上記第２クロック信号により形成された第３クロック信号と上記第１クロック信号とを位相比較して形成した制御信号に基づいて上記第１クロック信号の位相と上記第３クロック信号の位相が一致するように上記遅延回路を制御する。 - 特許庁

Thus, even when the transmission is temporarily stopped, the in-phase summation section 5 uses only a valid correlation value for the in-phase summation and a power summation section 6 generates a more ideal delay profile to enhance the accuracy of path detection in a path control section 9.例文帳に追加

従って、一時的な送信停止が行わた場合であっても、同相加算部５では有効な相関値のみを同相加算に使用することになり、電力加算部９ではより理想的な遅延プロファイルが生成され、パスコントロール部９におけるパス検出の精度が向上する。 - 特許庁

A phase adjusting circuit 5b in the timing circuit 5 calculates and shift the supply timing of clock signals CKS according to the monitored delay amount and optimizes the clock signals CKS, i.e., the timing (the phase difference) between the sampling signal of a video signal DAT (digital audio tape) and a video signal DAT.例文帳に追加

タイミング回路５内の位相調整回路５ｂは、この遅延量を基にクロック信号ＣＫＳの供給タイミングを算出してずらし、クロック信号ＣＫＳ、すなわち、映像信号ＤＡＴのサンプリング信号と、映像信号ＤＡＴとのタイミング（位相差）を最適化する。 - 特許庁

Moreover, since the buffer 18 outputs an in-phase signal to the signal on the line 21 is outputted when the reverse signal ϕR is set to 'L' level, the signal lines 20, 21 has signals which are in phase with each other, resulting in that no stray capacitance is equivalently in existence, thereby decreasing the delay.例文帳に追加

また、リバース信号が“Ｌ”の状態である場合には、バッファ１８からは同相の信号が出力されるので、信号線２０と信号線２１には同相の信号が印加され、その結果、浮遊容量が等価的に存在しないことになりうるので遅延量が減少する。 - 特許庁

The method for adjusting the phase of a plane light wave circuit type delay demodulation device provided with Mach-Zehnder interferometers (MZIs) 4, 5 to which a DQPSK (Differential Quadrature Phase Shift Keying) signal is input and heaters A to H formed on each-two arm waveguides 8, 9, 12, 13 of respective MZIs 4, 5 to demodulate the DQPSK signal includes the following steps.例文帳に追加

DQPSK信号が入力されるマッハツェンダー干渉計（MZI）４，５と、各MZIの２つのアーム導波路８，９，１２，１３上に形成されたヒータA〜Hと、を備え、DQPSK信号を復調させる平面光波回路型の遅延復調デバイスの位相調整方法は、以下のステップを含む。 - 特許庁

The suction unit of the internal combustion engine is furnished with a lift-working angle variable mechanism capable of simultaneously and continuously enlarging and contracting lift-working angles of an air intake valve and a phase variable mechanism to delay and advance the phase of a lift central angle and controls a suction air quantity by the variable control of the valve lift characteristic of the air intake valve.例文帳に追加

吸気弁のリフト・作動角を同時にかつ連続的に拡大、縮小可能なリフト・作動角可変機構と、リフト中心角の位相を遅進させる位相可変機構とを備え、吸気弁のバルブリフト特性の可変制御によって吸入空気量を制御する。 - 特許庁

In an automatic clock inverting circuit, receive data are sampled by detecting receive-data phase from a network terminal device, obtaining a proper sample point corresponding to the quantity of the delay of the transmission line and inverting sample-clock phase in the terminal device with an X. 21 interface.例文帳に追加

X.２１インタフェースを有する網終端装置において、端末装置からの受信データ位相を検出し、伝送路の遅延量に応じた適切なサンプル点を求めて、サンプルクロック位相を反転させることによって、受信データのサンプリングを行なうことを特徴とする自動クロック反転回路。 - 特許庁

To provide a DLL (Delay Locked Loop) circuit which carries out efficient update by relaxing update conditions and controls the internal clock phase more accurately even if the resultant value of comparative phase detection varies irregularly, to provide an update controller for the DLL circuit, and to provide an update method for the DLL circuit.例文帳に追加

本発明は、アップデート条件を緩和させて効率的なアップデートを行い、位相比較感知結果値が不規則に変化しても内部クロックの位相をより正確に制御することができるＤＬＬ回路、ＤＬＬ回路のアップデート制御装置、及びＤＬＬ回路のアップデート方法を提供する。 - 特許庁

A phase adjustment circuit 15 outputs an adjustment signal to a delay circuit 14A in the DLL circuit 14 in response to the comparison result outputted from the comparison circuit 18, and adjusts the phase of the control clock signal CCLK outputted from the DLL circuit 14.例文帳に追加

位相調整回路１５は、比較回路１８から出力される比較結果に応じて、ＤＬＬ回路１４内の遅延回路部１４Ａに対して調整信号を出力し、ＤＬＬ回路１４から出力される制御クロック信号ＣＣＬＫの位相調整を行う。 - 特許庁

The period for reading the data from the SDRAM is detected, and the phase of a clock for the SDRAM is advanced, only during the period for reading the data, against the phase of the internal clock for operating the system so that the wiring delay of a clock line for transferring the clock for the SDRAM and a data line is cancelled out.例文帳に追加

ＳＤＲＡＭからデータを読み出す期間を検出し、ＳＤＲＡＭ用クロックを伝送するためのクロック線及びデータ線の配線遅延を相殺するように、データを読み出す期間だけ、ＳＤＲＡＭ用クロックの位相をシステムを動作させるための内部クロックに対して進める。 - 特許庁

The phase compensator unit 24 is connected to the fan motor 28 to delay or advance the PWM control signal to a predetermined phase angle, allowing the working period of a counter-electromotive force effected by the conversion of the magnet circuit to be synchronized with the "off period" of the PWM control signal, when the fan motor 28 is driven.例文帳に追加

位相補償ユニット24はファンモータ28に接続され、前記PWM制御信号を所定の位相角に遅延又は前進させることにより、ファンモータ28が運転する際に、磁気回路の変換による逆起電力の作用期間を、PWM制御信号の「オフ」期間に同期させる。 - 特許庁

Multi-frame decode sections 81, 82 decode a multi-frame signal to establish synchronization of multi-frame, and a phase difference detector 15 obtains the phase difference of signals through the active path 61 and the bypass 62 to obtain the transmission delay of the bypass 62 with respect to the active path 61.例文帳に追加

マルチフレームデコード部８_1、８_2においてマルチフレーム信号のデコードを行ってマルチフレームの同期を確立し、位相差検出器１５において運用中の経路６_1と迂回路６_2の位相差を求めることにより、運用中の経路６_1に対する迂回路６_2の伝送遅延を得る。 - 特許庁

To solve the problems of an AC electric moor becoming uncontrollable during on-delay time, only when the upper and lower transistors of the same phase are turned off simultaneously, and that current responsiveness in the case of small current command deteriorates significantly, in an AC electric motor controller having a three-phase voltage type PWM inverter.例文帳に追加

三相電圧形ＰＷＭインバータを有する交流電動機の制御装置では、同一相の上下のトランジスタが共にＯＦＦする時間オンディレイ時間を有しているため、この期間のみ制御不能となり、電流指令が小さい場合の電流応答性が著しく悪くなる。 - 特許庁

To provide an electronic circuit capable of highly accurately maintaining phase relations between two or more clocks by preventing a loss of the phase relations due to a change of the amount of a delay for every clock by a load of a selector output stage or the like when inserting a scan selector, for making a scan circuit.例文帳に追加

２種類以上のクロック間の位相関係が高精度に保たなければならない電子回路に対して、スキャン回路化のためにスキャンセレクタを挿入すると、セレクタ出力段の負荷等により、クロック毎に遅延量が変化し、位相関係がくずれてしまうことになる。 - 特許庁

Furthermore, while correcting the phase of the low frequency signal output 11 according to the phase shift caused by the delay of the high frequency signal output 10, it is prevented that frequency characteristics are changed by the interference when adding the low frequency signal output 11 and the high frequency signal output 10.例文帳に追加

さらに、高域信号出力１０の遅延による位相変化に応じて低域信号出力１１の位相を補正することによって、低域信号出力１１と高域信号出力１０を加算する際に干渉により周波数特性が変動してしまうことを防止する。 - 特許庁

To rationalize an inspection process for display devices capable of regulating the phase of a clock signal inputted to a panel on the outside in such a manner that the delay amount of sampling pulses is compensated based on a feedback pulse.例文帳に追加

フィードバックパルスに基づき、サンプリングパルスの遅延量を補償する様に、パネルに入力するクロック信号の位相を外部で調整可能とした表示装置の検査工程を合理化する。 - 特許庁

To provide an OCB (Optically Compensated Birefringence) mode liquid crystal display device, even when the screen therein is obliquely viewed, capable of achieving a completely dark state by simply compensating for a phase delay.例文帳に追加

液晶表示装置の画面を斜めから見る場合においても容易に位相の遅延を補償して完全な黒状態を実現することができるＯＣＢモード液晶表示装置を提供すること。 - 特許庁

Further, since the start point and completion point of a PWH signal are selected from the delay signal finely changed in the phase of the dot clock gradually, pulse width is accurately set corresponding to image data.例文帳に追加

さらに、ドットクロックの位相を細かく徐々に変えた遅延信号の中からＰＷＭ信号の開始点と終了点を選択しているので、画像データに応じて正確にパルス幅が定まる。 - 特許庁

A flip-flop circuit 120 whose input sources are the output 119 of the comparator 108 and the output 113 of a delay circuit 112 compares the phase difference between signals and generates an alarm when it is out of a set range.例文帳に追加

比較器の出力１１９と前記の遅延回路の出力１１３が入力源のフリップフロップ回路１２０は信号間の位相差を比較し、設定範囲外の時警報を発出する。 - 特許庁

A clock generation circuit 30 generates a plurality of clocks for controlling a switch of a switch circuit by delaying a three-phase clock outputted from the ring oscillator 10 with delay circuits 33, 34 and 35.例文帳に追加

クロック作成回路３０は、リングオシレータ１０から出力される３相のクロックを遅延回路３３，３４，３５によって遅延することでスイッチ回路のスイッチを制御するための複数のクロックを作成する。 - 特許庁

The transmission characteristic controller 49 controls variable attenuators 47a and 47b based on the amplitude difference signal and controls the variable phase shifters 46a and 46b based on the delay time difference signal.例文帳に追加

伝送特性制御部４９は、振幅差異信号に基づいて可変減衰器４７ａおよび４７ｂを制御し、遅延時間差異信号に基づいて可変位相器４６ａおよび４６ｂを制御する。 - 特許庁

To detect the information of a phase delay even if a plurality of kinds of polymers are in rubber states, when analyzing a composite material including the plurality of kinds of polymers by using an atomic force microscope.例文帳に追加

複数種類のポリマーを含む複合材料を、原子間力顕微鏡を用いて解析する際、複数種類のポリマーがゴム状態にある場合でも位相遅れの情報を検出する。 - 特許庁