「Phy」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

The switching hub part comprises a physical processing part PHY, a logical processing part MAC of the high order, and a line concentration part for concentrating the high order side input/output ports of the MAC.例文帳に追加

スイッチングハブ部は、物理処理部ＰＨＹとその上位の論理処理部ＭＡＣとＭＡＣの上位側入出力ポートを集線する集線部とで構成される。 - 特許庁

A data transmission part (for example, a transmission processing part 42, a MAC processing circuit 50, and a PHY processing circuit 60) reads the data, to which the check sum is written from the memory 20 and then transmits it to a network.例文帳に追加

データ送信部(例えば、送信処理部４２、ＭＡＣ処理回路５０、及びＰＨＹ処理回路６０)は、前記チェックサムが書き込まれたデータをメモリ２０から読み出し、ネットワークに対して送出する。 - 特許庁

An IEEE 1394 port 15 is an input port for receiving a DV packet sent from a DV (Digital Video camera) 1 and the captured DV packet is fed to a LINK/PHY 14 and stored.例文帳に追加

ＩＥＥＥ１３９４ポート１５は、ＤＶ１から送出されたＤＶパケットを取り込む入力ポートであり、取り込まれたＤＶパケットは、ＬＩＮＫ／ＰＨＹ１４へ供給され、記憶される。 - 特許庁

To provide a communication system capable of detecting an abnormal state without link disconnection caused by a fault of a PHY device or an optical device, etc., without affecting a main signal wire rate.例文帳に追加

主信号ワイヤレートに影響なく、ＰＨＹデバイスや光デバイスの故障等によるリンク断を伴わない異常な状態を検出することが可能な通信システムを提供する。 - 特許庁

A heat radiation sheet member 160 bonded onto a PHY-LSI 103 projects upward from an opening 118 of the inner cover upper half 111 to come into contact with a heat sink 145 of the outer cover upper half 141.例文帳に追加

ＰＨＹ−ＬＳＩ１０３上に接着してある放熱シート部材１６０は、インナーカバー上側ハーフ１１１の開口１１８より上側に突き出ており、アウターカバー上側ハーフ１４１の放熱板１４５に接触している。 - 特許庁

When the link-up state is detected during the third period 108, continuous power supply to the PHY chip and the MAC chip is started, and the third period 108 is shifted to a first period 110 again.例文帳に追加

第３期間１０８にリンクアップ状態が検出されると、ＰＨＹチップ及びＭＡＣチップに対する継続的な電力供給が開始され、再び第１期間１１０に移行する。 - 特許庁

To provide a UTOPIA(UNIVERSAL TEST AND OPERATIONS PHY INTERFACE FOR ATM) level 1/level 2 conversion system and its conver sion circuit in ATM multiplexer, which can reduce the circuit area considerably and simplify circuits.例文帳に追加

大幅な回路面積削減および回路の簡素化ができるＡＴＭ多重装置におけるＵＴＯＰＩＡレベル１／レベル２変換システムおよびその変換回路を提供する。 - 特許庁

This switch consists of a PHY 500, a MAC 510, an address solving part 520, a search memory 530, a switch engine 540, a packet memory 550, the CPU 560 and a main memory 570.例文帳に追加

PHY５００、MAC５１０、アドレス解決部５２０、サーチメモリ５３０、スイッチエンジン５４０、パケットメモリ５５０、CPU５６０およびメインメモリ５７０より構成される。 - 特許庁

To provide a communication control circuit, where an LSI tester can easily conduct the operating test of the communication control circuit, including a PHY(physical layer driver) circuit at a high-speed equal to that in an actual operation.例文帳に追加

ＰＨＹ回路を含む通信制御回路の動作テストをＬＳＩテスタ上で、容易に、実動作と同等の高速動作で行える通信制御回路を提供する。 - 特許庁

The line controller 40 receives the request for retransmission from the wireless communication terminal 14 by a wireless LAN-high-frequency unit 49 and then outputs the request to a wireless LAN-MAC unit 47 via a wireless LAN-PHY unit 48.例文帳に追加

回線制御装置４０は、無線通信端末１４からの再送要求を無線ＬＡＮ−高周波部４９で受信し、無線ＬＡＮ−ＰＨＹ部４８を経由して無線ＬＡＮ−ＭＡＣ部４７へ出力する。 - 特許庁

A network controller 24 of a general-purpose processor 20 as a control section having a CPU (Central Processing Unit) 21 is connected to a PHY (Physical layer) 15 as a connecting unit to the network via a packet processing unit 40.例文帳に追加

ＣＰＵ２１を有する制御部である汎用プロセッサ２０のネットワークコントローラ２４と、ネットワークとの接続部であるＰＨＹ１５とを、パケット処理部４０を介して接続する。 - 特許庁

An OAM cell insertion/extraction processing section 30 is provided in the middle of a UTOPIA interface section, that is used for connection between an SAR processing section 20 and a PHY layer processing section 40.例文帳に追加

ＳＡＲ処理部２０とＰＨＹレイヤ処理部４０の間の接続に利用されるＵＴＯＰＩＡインタフェース部分の中間にＯＡＭセル挿入・抽出処理部３０を設け。 - 特許庁

To enable a master device to detect an error in transmitting and receiving directions about a read request from the master device when a general purpose PHY (physical layer) chip and a customized device are connected to the master device.例文帳に追加

マスターデバイスに対して汎用ＰＨＹチップとカスタマイズデバイスとが接続されている場合に、マスターデバイスからのリード要求に関し、マスターデバイスにおいて送受信方向でのエラーの検出を可能にする。 - 特許庁

Further, the MAC 104 is connected to a network through a PHY 103 and a network connector 107 and connected to the network device not shown in Fig. through the hub 303 on the network.例文帳に追加

また、ＭＡＣ１０４は、ＰＨＹ１０３、ネットワークコネクタ１０７を介してネットワークに接続され、ネットワーク上のハブ３０３を介して図示しないネットワーク機器に接続される。 - 特許庁

When a link state becomes a link-down state and further, the link state becomes a D-sleep state, during the first period 100, continuous power supply to the PHY chip and the MAC chip is stopped, and the first period 100 is shifted to a second period 102.例文帳に追加

第１期間１００において、リンクダウン状態になり、かつ、Ｄスリープ状態になると、ＰＨＹチップ及びＭＡＣチップに対する継続的な電力供給が停止され、第２期間１０２に移行する。 - 特許庁

Thereafter, on receiving from the PHY unit the information that there is no traffic during the first period, the MAC unit notifies the CPU and a power switch unit to that effect, to suspend a clock to a portion in which operation in the MAC unit is unnecessary at a standby state.例文帳に追加

その後、ＭＡＣ部は、第１の期間トラフィックの無い旨をＰＨＹ部から受け取ると、その旨をＣＰＵと電源切替部とに通知し、ＭＡＣ部において待機状態時に動作が不要な部分に対するクロックを停止する。 - 特許庁

A 64B/66B converter 130 in a PCS processing unit of a transmitter on the basis of 10GBASE-R PHY performs 64B/66B conversion for each block consisting of two columns to data which are transmitted over four lanes.例文帳に追加

１０ＧＢＡＳＥ−Ｒ ＰＨＹに準拠する送信装置のＰＣＳ処理部における６４Ｂ／６６Ｂ変換部１３０は、４つのレーンで伝送されるデータ対して２カラムとなるブロック毎に６４Ｂ／６６Ｂ変換を行う。 - 特許庁

The controllers include at least one PHY controller for the corresponding peripheral device that provides an electrical interface to connection such as network connection.例文帳に追加

コントローラには、ネットワーク接続のような接続への電子的なインターフェイスを提供する当該の周辺装置用の少なくとも１つのＰＨＹコントローラが含まれる。 - 特許庁

When a switch SW2 is turned on by off-hooking during power feeding stop period, the electric charges accumulated in the capacitor 14b operate a PHY peripheral circuit 13, to establish a link to the power feeding hub 2.例文帳に追加

給電停止期間中のオフフックによりスイッチＳＷ２がオンになると、コンデンサ１４ｂに蓄積された電荷によりＰＨＹ周辺回路１３を動作させ、給電ハブ２との間のリンクを確立する。 - 特許庁

A PHY circuit 2 is reset in response to the reset signal PERST#, and the link controller 31 is reset in response to the internal reset signal PERST2.例文帳に追加

ＰＨＹ回路２は、リセット信号ＰＥＲＳＴ＃に応答してリセットされ、リンクコントローラ３１は、内部リセット信号ＰＥＲＳＴ２に応答してリセットされる。 - 特許庁

The physical layer processing section 26 has return control sections 262, 264 for performing a return test with a Bridge/VLAN function section 261 and a PHY function section 263 as return points each.例文帳に追加

物理レイヤ処理部２６は、Bridge/VLAN機能部２６１およびＰＨＹ機能部２６３それぞれを折り返し点として折り返し試験を行う折り返し制御部２６２，２６４を備えている。 - 特許庁

The MAC address of a frame outputted from the receiving part of the PHY part 14 is extracted by an MAC bridge part 12, and stored in a memory (2) 16.例文帳に追加

一方、１００Ｂ−ＦＸ ＰＨＹ部１４の受信部から出力されたフレームのＭＡＣアドレスは、ＭＡＣブリッジ部１２で抽出され、メモリ（２）１６に記憶される。 - 特許庁

In a step S27, Nphy is read out of a memory part, read data are dispatched from the data processing part to a communication part, and the read data are dispatched to the host system by the communication part (step S30).例文帳に追加

ステップＳ２７では、メモリ部からＮ_phy が読み出され、読み出されたデータがデータ処理部から通信部に渡され、通信部によって読み出しデータがホストシステムに渡される（ステップＳ３０）。 - 特許庁

After ESMC is received, PHY is set so as to match the master-servant relation of clock distribution.例文帳に追加

装置の起動時に１０００ＢＡＳＥ−ＴポートのＰＨＹをｍｕｌｔｉｐｏｒｔ ｄｅｖｉｃｅに設定し、ＥＳＭＣを受信してからクロック配信の主従関係に合う様にＰＨＹに設定を行なう。 - 特許庁

To provide a device for easily establishing a connection without using a device such as a PHY and an FPGA in a system for executing data communication by using a feed line between two different pieces of communication equipment.例文帳に追加

異なる２つの通信装置間で給電ラインを用いてデータ通信を行うシステムにおいて、ＰＨＹおよびＦＰＧＡ等の装置を使用せずに簡単にコネ久チョンを確立する装置を提供する。 - 特許庁

The second base station includes communication control means (241) performing setting of the communication with the mobile terminal based on the Phy information notified from the first base station, when starting communication with the mobile terminal accommodated in the first base station.例文帳に追加

第２の基地局は、第１の基地局に収容される移動端末との通信を開始する際に、第１の基地局から通知されるＰｈｙ情報に基づいて、移動端末との通信の設定を行う通信制御手段（２４１）を備える。 - 特許庁

An input selector 11 references a header of an ATM cell received from input side physical layer protocols (PHY) 2-1 to 2-k and discriminates whether or not its VPI/VCI value requires rewriting.例文帳に追加

入力側のＰＨＹ２−１〜２−ｋから入力選択器１１に入力されたＡＴＭセルはそのヘッダが参照され、ＶＰＩ／ＶＣＩ値の書換えが必要か否かが判定される。 - 特許庁

To adjust the MASTER/SLAVE relation of PHY to the master-servant relation of clock distribution only in a synchronous Ethernet network with 1000BASE-T, without generating link disconnection more than necessary.例文帳に追加

１０００ＢＡＳＥ−Ｔおいて、同期イーサネット網にある時だけ、ＰＨＹのＭＡＳＴＥＲ／ＳＬＡＶＥ関係をクロック配信の主従関係に合わせること。 - 特許庁

To provide a shaping system utilizing hand-shake control of a ULOPIA level 2 interface that can reduce a scale of hardware such as a memory and shape cells in the unit of VP, VC and PHY.例文帳に追加

ＵＴＯＰＩＡレベル２インタフェースのハンドシェーク制御を利用したシェーピング方式により、メモリ等のハードウエア規模を削減し、ＶＰ、ＶＣ、及びＰＨＹ単位のシェーピングを行う。 - 特許庁

When the Link section 105 or the PHY section 109 detects the end of operation with respect to a series of bus reset, the interrupt control section 108 outputs a 2nd interrupt signal, to inform the controller 101 about this (S6).例文帳に追加

Ｌｉｎｋ部１０５またはＰＨＹ部１０９が一連のバスリセットに関連する動作が終了したことを検出すると、割込み制御部１０８は第２の割込み信号を出力して制御装置１０１に伝える（Ｓ６）。 - 特許庁

A terminal 13 includes a MAC section 132 which performs transmission control of a MAC frame, and a PHY section 133 which wirelessly transmits data supplied from the MAC section 132.例文帳に追加

端末１３は、ＭＡＣフレームの送信制御を行うＭＡＣ部１３２と、ＭＡＣ部１３２から供給されるデータを無線送信するＰＨＹ部１３３とを有する。 - 特許庁

To quickly detect an abnormal PHY (Physical Layer Protocol) function card, in which although an ATM device transmits a reception enable (transfer permission), data transfer is not executed.例文帳に追加

ＡＴＭデバイスから受信イネーブル（転送許可）が送出されたにもかかわらずデータ転送を実行しない異常なＰＨＹ機能カードを早期に検出する。 - 特許庁

The block B includes the memory controller, the memory PHY, and a signal level holding cell provided between the arbitration circuit and the memory controller, for fixing an output signal from the arbitration circuit to a predetermined level during the power-saving mode.例文帳に追加

ブロックＢには、メモリーコントローラーと、メモリーＰＨＹと、前記調停回路及び前記メモリーコントローラーの間に設けられ、省電力モード中に前記調停回路からの出力信号を所定のレベルに固定する信号レベル保持セルが含まれる。 - 特許庁

In this case, the switching timing of PHY output enable to disable and the switching timing of ATM output disable to enable are executed respectively, at the rising and falling of a clock with a fixed time interval, far avoiding collision of the mutual output signals at switching.例文帳に追加

切り替えの際の出力信号どうしの衝突を回避するために、ＰＨＹ出力イネーブルからディセーブルへの切り替え、ＡＴＭ出力ディセーブルからイネーブルへの切り替えするタイミングをそれぞれクロックの立ち上がり、立ち下がりで行うことにより一定時間の間隔を設ける。 - 特許庁

In acquiring a resource needed to perform transfer on the bus, a PHY layer 1 connected to the bus a LINK layer 2, a transaction layer 4 and a resource processor 3 for performing acquisition control of the resource with the respective layers are arranged.例文帳に追加

バス上で転送を行うのに要するリソースを取得する際、バスに接続されるＰＨＹレイヤ１と、ＬＩＮＫレイヤ２と、トランザクション・レイヤ４と、各レイヤとの間にリソースの取得制御を行うリソース処理装置３とを有する。 - 特許庁

Delay time less than a clock period is compensated according to a phase difference between the pulse looped back from the PHY block to the RF block via the interface and the original calibration pulse, and an appropriate delay amount is further inserted into transmission data.例文帳に追加

インターフェース経由でＰＨＹブロックからＲＦブロックへループバックされるパルスと元のキャリブレーション・パルスとの位相差に基づいてクロック周期未満の遅延時間を補償し、さらに送信データに適切な遅延量を挿入する。 - 特許庁

The MAC 104 leads the register of the PHY 103, when MAC enters the energy saving mode, to lower an operation clock to 2.5 MHz or to hold operation of 25 MHz by the connectable mode of the hub or repeater of a connection partner.例文帳に追加

ＭＡＣ１０４は、ＭＡＣが省エネモードに入るとき、ＰＨＹ１０３のレジスタをリードして、接続先のハブやリピータの接続可能なモードにより、動作クロックを２．５ ＭＨｚに低下させ、あるいは、２５ＭＨｚのままで動作する。 - 特許庁

Furthermore, when the MPEG2 compression output board 8 is connected to the DV compression output board 7, the CPU 44 inputs data to the MPEG2 encoder 84 and an IEEE1394 Link and PHY 83 outputs similarly the MPEG2 compression signal.例文帳に追加

また、このＤＶ圧縮出力基板７にＭＰＥＧ２圧縮出力基板８が接続されているときにはＣＰＵ４４からデータがＭＰＥＧ２エンコーダ８４に入力され、同様にＭＰＥＧ２デジタル圧縮信号をＩＥＥＥ１３９４Link&PHY８３から出力する。 - 特許庁

When a MAC packet is short, the next MAC packet is concatenated with the current MAC packet into a single TC/PHY packet unless an exception applies (e.g., a change in CPE on an uplink or a change in modulation on a downlink).例文帳に追加

ＭＡＣパケットが短い時は、例外が適用されなければ（たとえば、アップリンクにおけるＣＰＥの変化またはダウンリンクにおける変調の変化）、次のＭＡＣパケットは現在のＭＡＣパケットに連結されて単一のＴＣ／ＰＨＹパケットにされる。 - 特許庁

The present invention is basically based on knowledge that a system is adjusted to the optimal state for processing the next frame by including information on the next frame in a physical layer header (PHY header) of a certain frame, and thus, radio communication with high throughput is achieved.例文帳に追加

本発明は、基本的には、あるフレームの物理層ヘッダ（ＰＨＹヘッダ）に次のフレームの情報を含めることで、次のフレームを処理するために最適な状態にシステムを調整することができ、これによりハイスループットな無線通信を達成できるという知見に基づく。 - 特許庁

To apply a Utopia Level 12 bus interface to a device like a package of PHY layer devices by making it possible to accurately detect a cell-available signal even when an ATM layer device is not mounted in a device package.例文帳に追加

ＡＴＭレイヤデバイスがデバイスパッケージの未実装状態においても正確にセルアベイラブル信号を検出できるようにすることで、ＰＨＹレイヤデバイスがパッケージで構成されているような装置にＵｔｏｐｉａ Ｌｅｖｅｌ２バスインタフェースを適用可能とすることを目的とする。 - 特許庁

Then, a speed decision unit 404 compares a communication speed that can be set for the PHY with a communication speed notified from the cable speed setting unit 403, and decides a communication speed to be an upper limit when deciding a communication speed by auto-negotiation.例文帳に追加

そして、速度決定部４０４は、ＰＨＹに設定可能な通信速度とケーブル速度設定部４０３から通知される通信速度とを比較し、オートネゴシエーションで通信速度を決定する際の上限とする通信速度を決定する。 - 特許庁

The generating unit 109 generates control packet data including the detection result inputted from the PHY error detecting section 107, the detection result inputted from the MAC error detecting unit 108 and residual quantity information inputted from a likelihood information compositing unit 106.例文帳に追加

制御パケット生成部１０９は、ＰＨＹ誤り検出部１０７から入力した誤り検出結果と、ＭＡＣ誤り検出部１０８から入力した誤り検出結果と、尤度情報合成部１０６から入力した残量情報とを含む制御パケットデータを生成する。 - 特許庁

The cable connection condition indicator comprises a connection condition detector for detecting a TPBIAS voltage in a PHY and a connection condition indicating unit for indicating it, thereby instantaneously informing a user that an IEEE1394 cable is connected in an electrical connection state.例文帳に追加

ＰＨＹのＴＰＢＩＡＳの電圧を検出する接続状況検知部と、それを表示する接続状況表示部を有することによりＩＥＥＥ１３９４ケーブルが接続され且つ電気的に接続状態にある事をユーザーが瞬時に知ることができる。 - 特許庁

In accordance with the result of the determination, a power control section 159 on/off-controls individual switches 160-1 to 160-3 to power up/down a PHY processing section 151, the signal processing section 152 and an optical interface section 155 independently.例文帳に追加

判定結果に応じて、電源制御部１５９がスイッチ１６０−１〜１６０−３を個別にオンオフ制御し、ＰＨＹ処理部１５１、信号処理部１５２、光インタフェース部１５５の電源供給および電源切断を個別に切り替える。 - 特許庁