「Register transfer level」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

To verify the equivalence between an object code obtained by compiling an operation level description and an RT (register transfer) level description derived from the operation level description.例文帳に追加

動作レベル記述をコンパイルしたオブジェクトコードと動作レベル記述から導出したＲＴレベル記述との等価性を検証する。 - 特許庁

This circuit design device interprets a design target RTL (Register Transfer Level) to perform structural analysis (S2).例文帳に追加

回路設計装置は設計対象ＲＴＬを解釈して構造解析を行う（Ｓ２）。 - 特許庁

REGISTER TRANSFER LEVEL (RTL) TEST POINT INSERTION METHOD TO REDUCE DELAY TEST VOLUME例文帳に追加

遅延試験量を減らすためのレジスタ転送レベル（ＲＴＬ）試験点挿入方法 - 特許庁

CORRESPONDENCE RELATION SPECIFICATION METHOD, DEVICE AND PROGRAM BETWEEN REGISTER TRANSFER LEVEL DESCRIPTION AND OPERATION DESCRIPTION例文帳に追加

レジスタ転送レベル記述と動作記述間の対応関係特定方法、装置及びプログラム - 特許庁

Then, the device creates RTL (Register Transfer Level) after the insertion of the speed conversion circuit block.例文帳に追加

そして、ファイル情報作成装置は速度変換回路ブロック挿入後のＲＴＬを作成する。 - 特許庁

...for the structure synthesizer that synthesizes the design into register transfer level if the design is of structure level. 例文帳に追加

設計が構造レベルの場合,設計をレジスタ・トランスファー・レベルに合成する構造合成体に対して - コンピューター用語辞典

To verify a circuit on a single-chip circuit level with efficiency and high accuracy and especially perform a logical verification on an RTL(register transfer level) with efficiency.例文帳に追加

１チップ回路レベルでの回路の検証を効率良く、かつ高い精度で行い、特に、ＲＴＬの論理検証を効率良く行う。 - 特許庁

METHOD, DEVICE AND PROGRAM FOR VERIFYING EQUIVALENCE BETWEEN OPERATION LEVEL DESCRIPTION AND REGISTER TRANSFER LEVEL DESCRIPTION例文帳に追加

動作レベル記述とレジスタ転送レベル記述間の等価性検証方法及び装置並びにプログラム - 特許庁

METHOD, APPARATUS AND PROGRAM FOR VERIFYING EQUIVALENCY BETWEEN OPERATION LEVEL DESCRIPTION AND REGISTER TRANSFER LEVEL DESCRIPTION例文帳に追加

動作レベル記述とレジスタ転送レベル記述間の等価性検証方法及び装置並びにプログラム - 特許庁

Simultaneously, a vertical register drive circuit 8 lowers a voltage at a high level of a transfer pulse applied to a transfer electrode of the vertical electric charge transfer register to a negative side voltage.例文帳に追加

同時に垂直レジスター駆動回路８が垂直電荷転送レジスターの転送電極に印加する転送パルスのハイレベルの電圧を負側の電圧へと低下せる。 - 特許庁

First, clock pulses Vϕ1, Vϕ2 and Vϕ3 to be a drive voltage of a vertical transfer register 120 are set to a low level, electric charges are made to be difficult to remain in the vertical transfer register 120, and generation of a dark current is also prevented.例文帳に追加

まず、垂直転送レジスタ１２０の駆動電圧となるクロックパルスＶφ１、Ｖφ２、Ｖφ３をローレベルに設定し、垂直転送レジスタ１２０内に電荷を溜りにくくかつ、暗電流の発生を防ぐ。 - 特許庁

To provide a high level synthesis apparatus, an automatic high level synthesis method and a high level synthesis program that automatically convert assertion information described in an operation description to assertion information describable as a register transfer level (RTL) description.例文帳に追加

動作記述に記述されたアサーション情報を、ＲＴＬ記述で記述可能なアサーション情報に自動変換する高位合成装置、自動高位合成方法及び高位合成プログラムを提供する。 - 特許庁

To estimate performance of an integrated circuit highly accurately, while keeping the correspondence with a register transfer level logic description, and to improve quality of the logic description.例文帳に追加

レジスタ転送レベル論理記述との対応を保ちつつ高精度に集積回路の性能を見積もり、論理記述の品質向上を可能とする。 - 特許庁

To improve performance of a shift register circuit having simplified constitution while suppressing level variation in the circuit during data transfer.例文帳に追加

簡素化された構成をもつシフトレジスタ回路において、データ転送時のレベル変動を抑制し、シフトレジスタ回路の性能をさらに改善すること。 - 特許庁

In this case, the output section outputs an output signal with a signal level in response to an amount of the electric charges transferred from the transfer register.例文帳に追加

このとき、出力部は、転送レジスタから転送された電荷量に応じた信号レベルを有する出力信号を出力する。 - 特許庁

To generate an RTL (register transfer level) and timing constraints, to unify management and to prevent of the occurrences of errors, such as correction omission and mismatching.例文帳に追加

RTLとタイミング制約の作成、管理を一元化し、修正漏れや不一致等のエラーの発生を防ぐ。 - 特許庁

The generation unit 23 generates the register transfer level description in such a way as to inhibit the operation of each stage circuit while it is not used.例文帳に追加

生成部２３は、使用しない間は各段階回路が動作しないように、当該レジスタ転送レベル記述を生成する。 - 特許庁

To provide a method for designing a semiconductor integrated circuit and a design program for making it unnecessary to change the physical position or RTL(Register Transfer Level) of a cell in order to fulfill timing constraint, and for making it possible to optimize a semiconductor integrated circuit in a short time, and for making it possible to shorten the design period of the semiconductor integrated circuit.例文帳に追加

タイミング制約を満たすためにセルの物理的な位置やＲＴＬ（Register Transfer Level）を変更する必要がなく、回路の最適化を短時間に行うことができ、半導体集積回路の設計期間を短縮することができる半導体集積回路の設計方法、設計プログラムを提供する。 - 特許庁

To provide a power consumption analysis device capable of performing power consumption analysis in a gate level with high level of accuracy by operation simulation of RTL (Register Transfer Level) data.例文帳に追加

ＲＴＬデータの動作シミュレーションにより、ゲートレベルでの消費電力解析を精度よく行うことが可能な消費電力解析装置を提供する。 - 特許庁

The shift register sequentially outputs first transfer pulses from a plurality of stages and the level shifter shifts each of the voltage levels of the sequentially outputted first transfer pulses and sequentially outputs second transfer pulses as driving signals.例文帳に追加

シフトレジスタは、複数段より第１転送パルスを順次出力し、レベルシフタは、順次出力される第１転送パルスの電圧レベルを夫々レベルシフトさせて第２転送パルスを駆動信号として順次出力する。 - 特許庁

A saturation signal level of the photodiode 120 can be set properly to a handling charge amount of a CCD vertical transfer register and the saturation signal level can be improved.例文帳に追加

また、ＣＣＤ垂直転送レジスタの取り扱い電荷量に対してフォトダイオード１２０の飽和信号レベルを適正に設定でき、飽和信号レベルを向上することが可能となる。 - 特許庁

To estimate power consumption more quickly with adaptability to a largely scale circuit than in estimating it in a gate level and to estimate the power consumption more precisely than an RTL(Register Transfer Level) .例文帳に追加

ゲートレベルで見積もるよりも大規模回路に適応でき、高速に消費電力を見積もることができ、かつ見積もり精度がＲＴＬで見積もるより良好である。 - 特許庁

To thoroughly and efficiently verify whether or not an operation level description to be input and a register transfer level (RTL) to be output of an operation synthesizer are mutually equivalent.例文帳に追加

動作合成装置の入力となる動作レベル記述と出力となるレジスタ転送レベル(RTL) 記述が等価であるかどうかを完全に且つ効率良く検証する。 - 特許庁

When the signal level is the threshold value or below, an imaging signal is clamped at an output signal level for a transfer period of a horizontal OB region 3c, and when the signal level exceeds the threshold value, the imaging signal is clamped at a signal level of an output signal of a dummy register 35 of a horizontal transfer section so as to ensure a black level.例文帳に追加

信号レベルが閾値以下であれば、撮像信号を、水平ＯＢ領域３ｃの転送期間の出力信号レベルでクランプし、信号レベルが閾値を超えていれば、撮像信号を、水平転送部におけるダミー用レジスタ３５の出力信号の信号レベルでクランプすることにより黒レベルを確保する。 - 特許庁

This device includes a receiving part 20 which receives a motion level description; a division part 30 which divides the motion level description; a schedule part 40 which schedules timings of input/output and operation for each of the divided motion level descriptions; and a generation part 50 which generates a register transfer level description based on the divided motion level descriptions and the determined timings.例文帳に追加

動作レベル記述を受け付ける受付部２０、動作レベル記述を分割する分割部３０、分割された動作レベル記述のそれぞれについて入出力並びに演算のタイミングをスケジュールするスケジュール部４０、分割された動作レベル記述、及び、求めたタイミングに基づいて、レジスタ転送レベル記述を生成する生成部５０を備える。 - 特許庁

Eventually, event-driven simulation can be made fast at the stage of a hardware description language in which a circuit of register transfer level is described.例文帳に追加

結果的に、レジスタ・トランスファー・レベルの回路を記述するハードウエア記述言語の段階で、イベントドリブン・シミュレーションを高速化することができる。 - 特許庁

A logic composition tool 20 generates a circuit diagram of new technology by using a circuit list where a circuit diagram is entered in a hardware description language of register transfer level and a technology library containing new technology.例文帳に追加

論理合成ツール２０は、回路図をレジスタトランスファレベルのハードウェア記述言語で記載した回路リストとし、新しいテクノロジを納めたテクノロジライブラリを用いて、新しいテクノロジの回路図を作成する。 - 特許庁

To provide a system synthesizing device, capable of obtaining synthetic results including an interface circuit without describing the interface circuit at an RT(register transfer) level.例文帳に追加

ＲＴレベルでインターフェース回路を記述することなく、インターフェース回路を含む合成結果を得ることができるシステム合成装置を提供する。 - 特許庁

To provide a new method for identifying and inserting test points in register transfer level RTL for reducing the volume of scan-base transition test patterns.例文帳に追加

スキャンベースの遷移試験パターンの量を減らすためにレジスタ転送レベルＲＴＬで試験点を識別し、挿入する新しい方法を提供すること。 - 特許庁

To verify the test facilitation in the function description of a register transfer level by checking the propagation of data from its input up to its output by an inputted test pattern without correcting a source code to be verified.例文帳に追加

検証対象のソースコードを修正することなく、入力するテストパタンにより入力から出力までのデータの伝搬を調べることによりレジスタトランスファレベルの機能記述においてテスト容易化を検証する。 - 特許庁

To observe a signal in a circuit, without increasing a circuit scale, in operation verification at a register transfer level by an actual machine, for a semiconductor integrated circuit.例文帳に追加

半導体集積回路を対象とした実機によるレジスタ転送レベルでの動作検証にあたり、回路規模を増大させることなく回路内部の信号の観測を行う。 - 特許庁

In a processing (ST1), RTL (Register Transfer Level) data 32 described by the RTL and expressing a plurality of registers is generated using a hardware description language to a design specification 31 of a semiconductor integrated circuit.例文帳に追加

処理（ＳＴ１）では、半導体集積回路の設計仕様３１に対してハードウェア記述言語を用いてＲＴＬ（Ｒｅｇｉｓｔｏｒ Ｔｒａｎｓｆｅｒ Ｌｅｖｅｌ）で記述され、複数のレジスタを表すＲＴＬデータ３２を生成する。 - 特許庁

To provide an apparatus and method for estimating a change amount in a register transfer level structure by which a result of estimation with less change amount and of higher precision is obtained.例文帳に追加

変更量が少なく、且つ精度が高い見積もり結果を得られる、レジスタ転送レベル構造の変更量見積もり装置及び方法を提供する。 - 特許庁

To generate a register transfer level (RTL) description in which operations are arranged at each stage equally when applying pipeline processing to a behavioral description, in behavioral synthesis.例文帳に追加

動作合成において，動作記述をパイプライン処理する際にオペレーションを各ステージに偏りなく配置したＲＴＬを生成することを目的とする。 - 特許庁

To provide a power consumption estimation method, a circuit design support device and a program for highly precisely estimating power consumption without losing the easiness and high speed performance of RTL (Register Transfer Level) power consumption estimation.例文帳に追加

消費電力見積方法、回路設計支援装置及びプログラムにおいて、ＲＴＬ消費電力見積の簡易さと高速性が損なわれることなく高精度の消費電力見積を行うことを目的とする。 - 特許庁

To provide a behavioral synthesis device and method, and program, for generating a test bench in which the same test vector can be used in an action simulation and an RTL (register transfer level) simulation.例文帳に追加

動作シミュレーションとＲＴＬシミュレーションで同じテストベクタを使用できるためのテストベンチを生成する動作合成装置及び方法及びプログラムを提供する。 - 特許庁

To produce hardware with enhanced circuit parallel operability by providing minimum constraint information without changing an operation description to be an input of high order synthesizing, a register transfer level description to be an output, or the like.例文帳に追加

高位合成の入力となる動作記述や、出力となるレジスタトランスファレベル記述等を変更することなく、必要最小限の制約情報を与えることで、回路並列動作性を高めたハードウェアを生成する。 - 特許庁

Subsequently, even-number data are input and stored in the shift register, and then the SEREN is set to a low level to transfer and store the even-number data in flip-flops F22, F24, ..., F2n.例文帳に追加

続いて、偶数番目のデータをシフトレジスタに入力して格納した後、ＳＥＲＥＮをローレベルにして偶数番目のデータをフリップフロップＦ２２、Ｆ２４、・・・、Ｆ２ｎに転送して格納する。 - 特許庁

The method and the apparatus for creating a high-level synthetic register transfer level design are adapted for use in an allocation process to create a hardware architecture of minimal pseudo switching using formulation of power management.例文帳に追加

高位合成レジスタ転送レベル設計を作成するための方法および装置は、電力管理の定式化を用い、最小の擬似スイッチングのハードウェアアーキテクチャを生成するために、割振り処理に適合するために用いることができる。 - 特許庁

Since the priority circuit brings the priority of the DMA controller (channel Ch1) of which the transfer operation is temporarily stopped into the lowest level when the operation condition register is set, the other DMA controllers (channels Ch2, Ch3) conduct transfer operations in order.例文帳に追加

優先度回路は、動作状態レジスタがセットされると、転送動作を一時停止したＤＭＡ制御装置（チャネルＣｈ１）の優先度を最も低くするため、他のＤＭＡ制御装置（チャネルＣｈ２，Ｃｈ３）は転送動作を順次実行する。 - 特許庁

To provide a behavioral synthesis apparatus that converts an algorithm specification described in a higher-order language to a hardware description language on a register transfer level, a method of controlling behavioral synthesis, a program for controlling behavioral synthesis, and a recording medium.例文帳に追加

本発明は、高位言語で記述されたアルゴリズム仕様からレジスタトランスファレベルのハードウェア記述言語への変換を行う動作合成装置、動作合成制御方法、動作合成制御プログラム及び記録媒体に関する。 - 特許庁

Shift registers in the first half two systems/second half two systems make the Low level voltage of a transfer clock ϕ2B, at the final stage of a shift register in a CCD 101 outputting 4 channels, variable through a variable power supply 103 and corrects linearity by varying the output delay time.例文帳に追加

前半２系統／後半２系統のシフトレジスタによって４チャンネルの出力をするＣＣＤ１０１におけるシフトレジスタにおける最終段の転送クロックφ２ＢのLowレベル電圧を可変電源１０３で可変にし、出力遅延時間を変えて直線性を補正する。 - 特許庁

The hardware part described functions of a processor 10 by basic instruction processor description 2, exclusive instruction processor description 3 and flexible interface description 4 by using a high-level language and obtains RTL (register transfer language) description 5 and description 6 for simulation by compositing operations of the descriptions.例文帳に追加

ハードウエア部分は、高級言語を用いて、基本命令プロセッサ記述２と、専用命令プロセッサ記述３と、フレキシブルインタフェース記述４とでプロセッサ１０の機能を記述し、それを動作合成してＲＴＬ記述５とシミュレーション用記述６とを得る。 - 特許庁

To provide a solid-state imaging device which prevents a deviation of a black level due to a change in a black reference signal, by suppressing the inflow of excessive signal charges caused by the light which has passed through a lightproof film into a vertical transfer register in an optical black region.例文帳に追加

オプティカルブラック領域において、遮光膜を透過した光によって生じる余分な信号電荷の垂直転送レジスタへの流入を抑制し、黒基準信号の変動による黒レベルのずれを防止することができる固体撮像装置を提供する。 - 特許庁

An LSI design apparatus 10 is used together with a simulator 20 that executes simulation of an operation description 91 in which the operation of an LSI is written in order of processing, and a high-level synthesizer 30 that executes binding processing to assign variables in the operation description 91 to registers to generate a register transfer level description 95 on the basis of the binding result 94.例文帳に追加

ＬＳＩの動作が処理順序に沿って記述された動作記述９１のシミュレーションを実行するシミュレータ２０と、動作記述９１中の変数をレジスタに割り当てるバインディング処理を実行し、そのバインディング結果９４に基づいてレジスタ転送レベル記述９５を生成する高位合成装置３０と、ともに用いられるＬＳＩの設計装置１０。 - 特許庁