「access width」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

This FIFO memory controller comprises a size specifying means 106 capable of setting software specifying an access bus width for the FIFO memory 104, and an external interface means 107 for controlling the access data width to the FIFO memory according the access bus width.例文帳に追加

ＦＩＦＯメモリ１０４に対するアクセスバス幅を指定するソフトウェア設定可能なサイズ指定手段１０６と、アクセスバス幅に応じてＦＩＦＯメモリへのアクセスデータ幅を制御する外部インターフェイス手段１０７とを備える。 - 特許庁

To prevent an operation failure of a memory access device due to a lack of band width by using the band width without waste.例文帳に追加

バンド幅を無駄なく使用することにより、バンド幅不足によるメモリアクセス装置の動作の異常を防止する。 - 特許庁

To normally execute access to a memory with specified bit width by sharing a control line even in the case of a data bus with bit width equal to or less than the specified bit width by simple structure.例文帳に追加

簡単な構成で所定のビット幅以下のデータバスであっても制御ラインを共有して所定のビット幅のメモリに対するアクセスを正常に実行させることである。 - 特許庁

To solve the problem that the efficiency of memory access deteriorates by a bit width conversion period of data generated when an internal data transfer width is narrower than a data bus width of a DRAM.例文帳に追加

内部のデータ転送バス幅がＤＲＡＭのデータバス幅より小さい場合に生じるデータのビット幅変換期間によるメモリアクセスの効率の低下を解決する。 - 特許庁

Specifications of the access operation of the semiconductor storage device are changed according to the pulse width of the first signal.例文帳に追加

第１信号のパルス幅に応じて、半導体記憶装置のアクセス動作の仕様を変更できる。 - 特許庁

The access operation control circuit generates a signal indicating an access operation to a core circuit for subsequent cycles based on a pulse width of the first signal.例文帳に追加

アクセス動作制御回路は、第１信号のパルス幅に基づいて次サイクル以降のコア回路へのアクセス動作を指示する信号を生成する。 - 特許庁

A selector 108 receives access data from a data aligner 104 and an instruction code from an instruction holding circuit 105 as inputs and outputs only the access data based on a select signal from an access data switching control circuit 109 or multiplexes a part of the instruction code to the access data and outputs it when access width is smaller than maximum data width.例文帳に追加

セレクタ１０８は、データアライナ１０４からのアクセスデータと命令保持回路１０５からの命令コードとを入力として受け、アクセスデータ切換制御回路１０９からのセレクト信号に基づき、上記のアクセスデータのみ又はアクセス幅が最大データ幅よりも小さい場合は、アクセスデータに上記命令コードの一部をマルチプレクスして出力する。 - 特許庁

To increase memory band width when an access is requested from a plurality of access units including continuous processing units and discontinuous processing units.例文帳に追加

連続処理ユニットと非連続処理ユニットを含む複数のアクセスユニットからのアクセス要求があった場合において、メモリバンド幅をあげることができるようにする。 - 特許庁

When the access request bit width from master 2, 4 and 6 is wider, the bus control section 8 accesses the slave for access, separately in two or more times, through the slaves IF 12, 14, 16 and 18.例文帳に追加

バス制御部８は、大きい場合には、複数回に分けてスレーブＩＦ１２，１４，１６，１８を介してアクセス対象のスレーブにアクセスする。 - 特許庁

To decrease modification in a data access processing program, when data in a narrow bit width address space are shifted to a wide bit width address space.例文帳に追加

狭ｂｉｔ幅アドレス空間に持っていたデータを広ｂｉｔ幅アドレス空間に移行する際に、データアクセス処理プログラムの修正を少なくする。 - 特許庁

There is provided a memory system interface design which allows for access to a dual-width memory/bus.例文帳に追加

本発明はデュアル幅のメモリ・バスへのアクセスを可能にするメモリ・システム・インタフェース設計を提供するものである。 - 特許庁

A compression memory access request generation and issuing part 140 generates and issues, with respect to the instruction for accessing the plurality of element data within the bank width of the memory bank 210, a compression memory access request for accessing the plurality of element data in the bank width in bank width units of the memory bank 210.例文帳に追加

圧縮メモリアクセスリクエスト生成発行部１４０は、メモリバンク２１０のバンク幅内の複数の要素データをアクセスする命令について、メモリバンク２１０のバンク幅単位で、当該バンク幅の複数の要素データをアクセスするための圧縮メモリアクセスリクエストを生成し、発行する。 - 特許庁

To solve the following problem of a data transfer control device: ascending access is not achieved due to conversion of an address in burst transfer to an access destination having different endian with a data width smaller than a transfer bus width, so that the burst transfer cannot be performed.例文帳に追加

データ転送制御装置において、エンディアンの異なるアクセス先へ転送バス幅よりも小さいデータ幅でバースト転送を行う場合に、アドレスが変換されることで昇順アクセスではなくなるためバースト転送できなくなる。 - 特許庁

To provide an image data arrangement method enabling continuous data access and high-speed data transfer to effectively practically use a band width.例文帳に追加

連続データアクセス、高速データ転送を実現して、バンド幅を有効に活用できる画像データ配置方法を提供する。 - 特許庁

An access port 33 in which the hose 14 is inserted is formed in the front face 31 of the body case 11, and the width dimension H of the access port 33 is set to be gradually reduced upward.例文帳に追加

本体ケース１１の前面３１に、ホース１４が挿通する出入口３３を設け、出入口３３の幅寸法Ｈを、上方へ向かうに従って小さくなるように設定する。 - 特許庁

A gate width WA of the first and the second access nMOS transistors Q5 and Q6 is equal to a gate width WD of the first and the second driver nMOS transistors Q1 and Q2.例文帳に追加

そして、第１と第２アクセスｎＭＯＳトランジスタＱ５，Ｑ６のゲート幅ＷＡと、第１と第２ドライバｎＭＯＳトランジスタＱ１，Ｑ２のゲート幅ＷＤとを等しくする。 - 特許庁

The circuit and the method selectively control the data width of a data input output buffer which is being operated to change the data input output width while a memory access operation is being progressed.例文帳に追加

メモリアクセス動作が進行する間に、データ入出力幅を変更させるために動作中のデータ入出力バッファのデータ幅を選択的に制御する回路及び方法である。 - 特許庁

To improve the utilization efficiency of the band width of a memory by surely executing real-time access in a memory device.例文帳に追加

本発明は、メモリ装置に関し、リアルタイムアクセスを確実に実行し、メモリのバンド幅の利用効率を向上することを目的とする。 - 特許庁

These inequality detecting circuits, holding circuits, and output registers are provided for each bit constituting bit width of a random access memory.例文帳に追加

これらの不一致検出回路，保持回路および出力レジスタは、ランダムアクセスメモリのビット幅を構成するビット毎に有する。 - 特許庁

When the total of necessary band width is determined to exceed the overall band width, the necessary band width of at least one of the plurality of function blocks 110 is deleted, and when the total of necessary band width is determined not to exceed the overall band width, the plurality of function blocks 110 performs access by use of the necessary band widths obtained respectively in the necessary band width calculation.例文帳に追加

必要バンド幅の合計が全体バンド幅を超えていると判定された場合には、複数の機能ブロック１１０の少なくとも１つの必要バンド幅が削減される一方、必要バンド幅の合計が全体バンド幅を超えていないと判定された場合には、複数の機能ブロック１１０が必要バンド幅算出時の必要バンド幅を使用してアクセスを行う。 - 特許庁

To reduce memory capacity and to reduce memory access by changing over a used image compression method according to print width or resolution.例文帳に追加

印字幅や解像度に応じて使用する画像圧縮方法を切り替えることで、メモリ容量の削減やメモリアクセスの低減行う。 - 特許庁

To provide a data transfer controller capable of easily changing a bus width of an external memory device according to processing contents required to a system, and efficiently using the band width with an architecture wherein burst access is remarked.例文帳に追加

システムに要求される処理内容に応じて外部メモリデバイスのバス幅を容易に変更でき、バーストアクセスを意識したアーキテクチャでバンド幅を効率的に使用できるデータ転送制御装置を提供する。 - 特許庁

To provide a vehicle interior structure allowing access to a third row seat without operating a seat, with narrowing the width of a hatchway for a rear seat passenger.例文帳に追加

後席乗員用の乗降口の幅を狭めつつ、シートを操作することなく第３列シートにアクセスできる車室内構造を提供する。 - 特許庁

In addition, access frequency can be reduced by reading out with awareness about the bus width of an output side at the time of preinput in a buffer direction with the bus width selection means in the output control means 25.例文帳に追加

また、出力制御手段２５内のバス幅選択手段により、バッファ方向からの入力時に予め出力側のバス幅を意識した読み出しを行うことにより、アクセス回数の減少を図ることができる。 - 特許庁

To improve the efficiency of external access in a semiconductor device in which an internal resource having a register having data width larger than that of an external bus and an internal resource having a register having the same data width as that of an external bus are loaded.例文帳に追加

外部バスより大きいデータ幅のレジスタを有する内部リソースと外部バスと同一のデータ幅のレジスタを有する内部リソースとを混載した半導体装置における外部アクセスの効率を向上させる。 - 特許庁

To provide an in-cabin structure capable of performing access to a third row seat without operating a seat while narrowing the width of a doorway for a rear seat occupant.例文帳に追加

後席乗員用の乗降口の幅を狭めつつ、シートを操作することなく第３列シートにアクセスできる車室内構造を提供する。 - 特許庁

Support bodies 28 and 30 supporting a width direction intermediate part of the access floors 25 and 26 from a lower part is provided in the frame body 4 of the passenger conveyer 3.例文帳に追加

本発明は、乗降床２５，２６の幅方向中間部を下方から支える支持体（２８，３０）を乗客コンベア（３）の枠体４内に設けたのである。 - 特許庁

To provide a semiconductor memory device in which read and write operation can be performed by access of only one time, even when data of bit width toward a memory cell array are read and writen from an address on a middle way.例文帳に追加

途中のアドレスからメモリセルアレイの行方向のビット幅分のデータを読み書きする場合でも、１回のアクセスでよい半導体記憶装置を得る。 - 特許庁

The printer video processor is unified with the input/ output controller and a memory interface to optimize memory band width and preferential order memory access is enabled.例文帳に追加

プリンタ・ビデオ・プロセッサは入出力コントローラおよびメモリ・インタフェースと統合化されてメモリ・バンド幅を最適化し、優先順メモリ・アクセスを可能にする。 - 特許庁

In data transfer to the address destination having the different endian, the burst transfer in the access destination can be achieved by aligning a transfer start address with the transfer bus width and adjusting a transfer size according to the transfer bus width and a transfer address.例文帳に追加

エンディアンの異なるアクセス先へデータ転送する際には、転送開始アドレスを転送バス幅でアライメントし、転送サイズを転送バス幅と転送アドレスに応じて調整することで、アクセス先でのバースト転送を可能とする。 - 特許庁

When access to a memory occurs, an XOR processing unit performs an XOR operation between a coefficient, which differs depending on the width of data to be accessed, and the data to be accessed.例文帳に追加

メモリへのアクセス発生時、ＸＯＲ処理器は、アクセス対象データのデータ幅に依存して異なる係数とアクセス対象データとのＸＯＲ演算を行う。 - 特許庁

To provide a passenger conveyor capable of dispensing with increase of a thickness of an access floor even when a width of a tread is wide and a height of a frame body is low.例文帳に追加

本発明は、踏板の幅寸法を広く枠体の高さ寸法を低くしても乗降床の床厚を増大させる必要のない乗客コンベアを提供することにある。 - 特許庁

Moreover, the gate length and the gate width of each first and second access nMOS transistor 1, 2 are equal to those of each first and second driver nMOS transistor 3, 4.例文帳に追加

そして、第１と第２アクセスｎＭＯＳトランジスタ１，２のゲート長およびゲート幅と、第１と第２ドライバｎＭＯＳトランジスタ３，４のゲート長およびゲート幅とを等しくする。 - 特許庁

To reduce the size of the overall system by the reduction of the width of a bus connected to a memory, thereby reducing the number of input/output terminals of an access device or the like.例文帳に追加

メモリへ接続されるバス幅を減少させることによりアクセス装置等の入出力端子数を減少させ，システム全体の規模を縮小させること。 - 特許庁

To enable an information processor which handles N-bit data to access data with an N/2 width while an overhead of instruction control by a processor is eliminated.例文帳に追加

Ｎビットのデータを扱う情報処理装置において、プロセッサの命令制御のオーバーヘッドを無くした状態でＮ／２幅のデータのアクセスを行うことができるようにする。 - 特許庁

To provide a data processing equipment capable of processing data at a high speed for an initiator having a lower priority order by shortening an access time while securing a fixed band width for an initiator having a higher priority order for access.例文帳に追加

アクセス優先順位の高いイニシエータには一定のバンド幅を確保させながら、優先順位の低いイニシエータには、アクセスタイムを短縮させて高速に処理できるようにしたデータ処理装置及びその装置におけるアクセス調停方法を提供する。 - 特許庁

In a memory cell MC, the channel width Wac of an access transistor is made larger than that Wdr of a driver transistor in the relationship of the channel widths Wdr and Wac of the access transistor NQ3 and the driver transistor NQ1.例文帳に追加

本発明のメモリセルＭＣにおいては、アクセストランジスタＮＱ３とドライバトランジスタＮＱ１とのチャネル幅ＷｄｒおよびＷａｃの関係をアクセストランジスタのチャネル幅Ｗａｃをドライバトランジスタのチャネル幅Ｗｄｒよりも大きくする。 - 特許庁

To provide a memory device capable of increasing the degree of freedom in memory access that necessary data can be extracted by one access and so on even when an address which is not aligned to data width is an address to be accessed, a method for controlling memories and an information processor.例文帳に追加

データ幅に対してアライメントの合わないアドレスがアクセスの対象となった場合でも、１回のアクセスで必要なデータが取り出せる等、データアクセスの自由度が増すメモリ装置・制御方法及び情報処理装置を提供すること。 - 特許庁

To reduce the number of times of access to a memory, even when plural system data are inputted from DMA equipment while switched many times, when the data bus width of a memory is integral(two or more) times of the bus width of DMA equipment being a data outputting means.例文帳に追加

メモリのデータバス幅がデータ出力手段であるＤＭＡ機器のバス幅の整数（２以上）倍である場合に、ＤＭＡ機器から複数系列のデータが何度も切り替わりながら入力されてもメモリへのアクセス回数を少なくする。 - 特許庁

A bit configuration of a test mat is reduced by enabling an access to a memory mat with the largest bit width unit in a valid bit width modifiable according to a designation from the outside by setting a data size alignment circuit in a direct peripheral circuit.例文帳に追加

データサイズアライメント回路を直接周辺回路に設け、外部からの指定に応じて変更可能な有効ビット幅における最大のビット幅単位でメモリマットをアクセス可能とすることで、検査マットのビット構成の低減化を達成する。 - 特許庁

More specifically, memory access is performed while shifting each partial section by the width of pixel D, and then each micro partial section obtained by subdividing the partial section is shifted by the width of the pixel constitution unit P thus outputting the gray scale value of each pixel D.例文帳に追加

より具体的には、部分区画ごとに画素Ｄの幅ずつずらしてメモリアクセスを行った上で、部分区画をさらに細かく分割した微小部分区画ごとに画素構成単位Ｐの幅ずつシフトさせて各画素Ｄの階調値が出力される。 - 特許庁

A register with the same size as data bus width of the memory is provided, required pieces of data are successively selected from the register after storing the data (with the size of the data bus width of the memory) read from the memory in a single access in the register and outputted to a processor such as a CPU that issues a read request.例文帳に追加

メモリのデータバス幅と同サイズのレジスタを設け，メモリから１回のアクセスで読み出したデータ（メモリのデータバス幅サイズ）を該レジスタに格納した後に，必要なデータを該レジスタから順次選択し、リード要求したＣＰＵ等の処理装置に出力する。 - 特許庁

The read access is continuously performed for two-clock cycle is while the data width of the copy tag 300 is left unchanged so that continuous read of a tag address with two or more than two ways and a state can be dealt with.例文帳に追加

コピータグ３００のデータ幅はそのままで、リードアクセスを２クロックサイクル連続して行うことにより、２ウェイ以上のタグアドレスおよびステートの連続リードに対応している。 - 特許庁

Further, the total of the numbers of cycles of memory access when the variable is allocated is calculated on the basis of the frequency of the reference and the bit width of the variable.例文帳に追加

次に、選定された複数のメモリについて、参照回数と変数のビット幅とに基づいて、変数が割り当てられた場合におけるメモリアクセスのサイクル数の合計を算出する。 - 特許庁

To generate one or plural prefetch requests related to arbitrary address direction and arbitrary stride width by a cache controller itself on the basis of an access request issued from a processor to a main memory.例文帳に追加

キャッシュコントローラが自ら、プロセッサから主記憶に対して発行するアクセス要求を基に任意のアドレス方向、任意のストライド幅の一つあるいは複数のプリフェッチ要求を生成する。 - 特許庁