「arithmetic」に関連した英語例文の一覧と使い方(145ページ目) - Weblio英語例文検索

This radiation power arithmetic device calculates a sound pressure mode vector based on the oscillating rate of the surface of the oscillating body, determines the radiation impedance matrix, calculates Hermite component, and calculates the radiation power.例文帳に追加

放射パワーの演算装置は、振動物体表面の振動速度より音圧モードベクトルを算出し、放射インピーダンス行列を求め、エルミート成分を算出し、放射パワーを算出する。 - 特許庁

An amplitude arithmetic circuit 21 of an observation signal conversion section 20 calculates an amplitude of each subcarrier from an output signal of an FFT circuit 12 of an OFDM signal demodulation section 10.例文帳に追加

観測用信号変換部２０において、振幅演算回路２１はＯＦＤＭ信号復調部１０のＦＦＴ回路１２の出力信号から各サブキャリアの振幅値を演算する。 - 特許庁

In a collation method for performing biometrics collation using an image, the comparison amount for performing the collation is a rotation invariant amount determined from gradation of the image by arithmetic calculation.例文帳に追加

画像を用いてバイオメトリクス照合を行う照合方法において、前記照合を行う比較量は前記画像の階調から算術計算で求めた回転不変量である。 - 特許庁

In the arithmetic unit 255, the signal from the multiplier 254 is subtracted from the signal from the multiplier 251, then the additive noise component of the laser noise and the modulation noise component are both removed.例文帳に追加

演算器２５５において、乗算器２５１からの信号から乗算器２５４からの信号を減算し、レーザノイズの加法的ノイズ成分と変調ノイズ成分の両方を除去する。 - 特許庁

This system has computer subsystems for multiprocessor or general computer constitution and plug-in connection places (26) for a central arithmetic processor (11) are arranged on a circuit board.例文帳に追加

マルチプロセッサーまたは汎用コンピュータを構成する複数のコンピュータサブシステムを有し、回路基板に中央演算処理装置（１１）用の複数のプラグイン接続個所（２６）が配置されている。 - 特許庁

At the time of executing the dual sum of product arithmetic operation of the dual data columns with single precision, the adder/subtracters 103 and 104 are made to execute parallel accumulating operations by preventing the shifter 105 from executing any shift processing.例文帳に追加

単精度のデータ列どうしのデュアル積和演算時には、シフタ１０５がシフト処理を行わないようにして両加減算器１０３，１０４に並列累算動作をさせる。 - 特許庁

To realize a bit arithmetic circuit to minimize the used number of registers though a plurality of bit operations are performed independently of one another in electronic equipment having a CPU.例文帳に追加

ＣＰＵを有した電子装置内で、複数のビット演算をそれぞれ単独に行なうことができるにも拘らず、レジスタの使用数を最小にするビット演算回路を実現する。 - 特許庁

The distance information (voltage value) in the indentation position other than between the specific indentation positions is determined by interpolation processing by using the voltage value in the specific indentation position by an interpolation arithmetic part 382.例文帳に追加

補間演算部３８２では、特定の圧痕位置の電圧値を用いて、特定の圧痕位置間以外の圧痕位置における距離の情報（電圧値）を補間処理により求める。 - 特許庁

The arithmetic unit calculates the coefficients of the elements in a proposed method so that the beam pattern of the array antenna has a flat top main lobe having an adjustable beam width and a specified side lobe ratio.例文帳に追加

演算器は、アレイアンテナのビームパターンが調整可能なビーム幅を持つフラットトップなメインローブと所定のサイドローブ比を持つように、提案された方法で素子の係数を演算する。 - 特許庁

METHOD AND APPARATUS FOR PRE-PROCESSING INPUT SIGNAL FROM INTERFACE OF DIFFERENT TYPE, OR OUTPUT SIGNAL TO INTERFACE OF DIFFERENT TYPE BY CENTRAL ARITHMETIC PROCESSING OF COMMON FORMAT例文帳に追加

異なるタイプのインタフェースからの入力信号、又は異なるタイプのインタフェースへの出力信号を共通フォーマットの中央演算処理でプリプロセスするための方法及び装置 - 特許庁

A timing adjustment section 7 generates a control voltage to adjust a reception timing of a valid symbol period on the basis of a result of an autocorrelation arithmetic operation performed by a guard correlation processing section 6.例文帳に追加

タイミング調整部７は、ガード相関処理部６が実行した自己相関演算の結果に基づいて、有効シンボル区間の受信タイミングを調整するための制御電圧を生成する。 - 特許庁

To provide a synchronization detector that can detect a frame synchronization pattern with high accuracy and reduce the scale of the hardware by relaxing an arithmetic speed being a requirement in complex correlation processing.例文帳に追加

複素相関処理に要求される演算速度を緩和することによって、高精度なフレーム同期パターンの検出を行うことができると共にハードウェア規模の縮小を図ること。 - 特許庁

Measurements are sequentially carried out through four kinds of columns 9-12, and those measured data are input into an arithmetic control device 15, and interactions of the sugar chain with four kinds of lectin are obtained.例文帳に追加

４種類のカラム９〜１２で順次測定が行なわれ、それらの測定データは演算制御装置１５に取り込まれ、糖鎖と４種類のレクチンとの相互作用が求められる。 - 特許庁

To provide a method and a device for arithmetic encoding and decoding of conversion factors, a corresponding computer program, and computer-readable storage medium readable by the corresponding computer.例文帳に追加

変換係数を算術符号化、復号化するための方法と装置、および対応するコンピュータプログラムと対応するコンピュータによる読み出し可能な記憶媒体に関するものである。 - 特許庁

To provide a programmable variable length code processing circuit capable of executing processing such as an arithmetic logic operation in parallel while executing an instruction of DCT (Discrete Cosine Transform: discrete cosine transform) coefficient coding.例文帳に追加

ＤＣＴ係数符号化の命令を実行する間、並行して算術論理演算などの処理を実行することができるプログラマブル可変長符号処理回路を得ることを課題とする。 - 特許庁

The first digital signal string is subjected to an exclusive OR arithmetic operation with a second digital signal string corresponding to image data, and operation results are outputted to a laser driver IC 512.例文帳に追加

第１のデジタル信号列は、画像データに対応する第２のデジタル信号列と排他的論理和による演算が施され、演算結果がレーザドライバＩＣ５１２に出力される。 - 特許庁

The JD demodulating part 105 performs a joint detection arithmetic operation to a reception signal by using the replica of the delay profile and the diffuse code, and outputs the obtained reception signal to a decoding part 106.例文帳に追加

ＪＤ復調部１０５は、遅延プロファイルと拡散コードのレプリカを用いて受信信号にジョイントディテクション演算を行い、得られた受信信号を復号部１０６に出力する。 - 特許庁

Center-proximity pixel difference value arithmetic means 11 computes, as center-proximity pixel difference values, differences between center-proximity pixel values and representative pixel values in the respective edge directions.例文帳に追加

中央近傍画素差分値演算手段１１は、前記各エッジ方向について、中央近傍画素値と前記代表画素値との差分を、中央近傍画素差分値として演算する。 - 特許庁

Respective pulse widths of straight/negative output polarities of an inverter device are measured by a counter means, the difference between counted values of straight/negative output polarities by an arithmetic means 16 is calcurated.例文帳に追加

カウンタ手段１５によりインバータ装置４の正負の出力極性のそれぞれのパルス幅を測定し、演算手段１６でその正負の出力極性のカウント値の差を演算する。 - 特許庁

An arithmetic processor 13 determines the variation of detection acceleration by an acceleration sensor 12, and a determination device 14 compares the magnitude of variation of the acceleration with data stored in memory 15.例文帳に追加

演算処理装置１３は、加速度センサー１２による検出加速度の変化を求め、判定装置１４は、この加速度の変化の大きさをメモリ１５に記憶されているデータと比較する。 - 特許庁

A defect evaluation part 20 performs arithmetic processing of periodic magnetic field information extracted by the periodic information extraction means 15 and evaluates defects of the specimen such as scars and cracks.例文帳に追加

欠陥評価部２０は、周期情報抽出手段１５によって抽出された周期的な磁場情報を演算処理し、被検体のきず及びや割れなどの欠陥を評価する。 - 特許庁

A feedback coefficient arithmetic circuit 111 obtains a feedback coefficient from the smoothed motion extract signal, a multiplier circuit 112 multiples the feedback coefficient with a Hadamard inverse conversion output to obtain a noise component.例文帳に追加

帰還係数演算回路１１１は、平滑化された動き抽出信号により帰還係数を求め、アダマール逆変換出力と乗算回路１１２にて乗算し、ノイズ成分とする。 - 特許庁

An antenna input T1 discriminated not in use at a design point of time of the wireless receiver among antenna inputs to an adaptive array arithmetic processing LSI 10 is set in advance to a register 3.例文帳に追加

アダプティブアレイ演算処理用ＬＳＩ１０のアンテナ入力のうち、無線受信装置の設計時点で不使用と判明しているアンテナ入力Ｔ１を予めレジスタ３に設定しておく。 - 特許庁

During this state, a filter arithmetic circuit 46 calculates filter constants based on inputs from two microphones 41, 42 to store them in a storage memory 47 together with corresponding correlation values.例文帳に追加

その状態の間に、フィルタ演算回路４６が、２つのマイク４１，４２の入力に基づいてフィルタ定数を演算し、記憶メモリ４７に対応する相関値とともに記憶させておく。 - 特許庁

To provide an audio signal reproducing device that can attain various arithmetic operation processes to audio data while minimizing deterioration in the sound quality or to provide an audio signal reproducing method.例文帳に追加

音質の劣化を最小限にとどめつつ、オーディオデータに対して各種演算処理を行うことが可能なオーディオ信号再生装置、あるいはオーディオ信号再生方法を提供すること。 - 特許庁

The first and second square wave signals are input to the logic circuit, and the logic circuit generates a logic signal having a predetermined duty by performing arithmetic computation on the first and second square wave signals.例文帳に追加

論理回路は、第１及び第２の矩形波信号が入力され、第１及び第２の矩形波信号を論理演算して所定のデューティーを有するロジック信号を生成する。 - 特許庁

The rising timing and falling timing of a PWM signal are calculated on the basis of the selected image data and a PWM signal is generated on the basis of the arithmetic result.例文帳に追加

そして、その選択された画像データに基づいて、ＰＷＭ信号の立上りタイミング及び立下りタイミングが演算され、その演算結果に基づいてＰＷＭ信号が生成される。 - 特許庁

The dynamic reconfiguration logical circuit 50 has a plurality of dynamic reconfiguration arithmetic units (DRPU) 100 arranged like an array and a plurality of dynamic connection units (DCU) 200.例文帳に追加

動的再構成論理回路装置５０は、アレイ状に配置された複数の動的再構成演算ユニット（ＤＲＰＵ）１００と、複数の動的接続ユニット（ＤＣＵ）２００とを有する。 - 特許庁

An image sensor has an infrared light emission device, an image intake device, and an arithmetic control module, and the infrared light emission device emits infrared light toward a user.例文帳に追加

前記イメージセンサーは、赤外線発光装置と、イメージ取り込み装置と、演算制御モジュールとを備え、前記赤外線発光装置はユーザに向けて赤外線を発射するためのものである。 - 特許庁

When a learner sets selection of four operations of arithmetic which the learner is going to learn, an exercise problem of its learning unit and difficulty level, the exercise problem of set criteria is displayed.例文帳に追加

学習者が学習しようとする算数の加減乗除の選択やその単元および難易レベルの演習問題を設定すると、設定した条件の演習問題が表示される。 - 特許庁

Further, a second filter arithmetic section 2 applies convolution between the series of image data of each pixel configuring the matrix of 5 pixels × 5 lines and a series of coefficients of a second Laplacian filter.例文帳に追加

また、第２フィルタ演算部２は、５画素×５ラインのマトリクスを構成する各画素の画像データの数列と第２のラプラシアンフィルタの係数の数列との畳み込み演算を行う。 - 特許庁

The arithmetic circuit 30 is provided with a display unit 30b for displaying one or both of the weight of the wheel or axle of the test vehicle transmitted by radio and its average value.例文帳に追加

演算回路３０は、無線送信された試験車両の車輪または車軸の重量と、その平均値との一方または双方を、表示する表示器３０ｂを、備えている。 - 特許庁

To provide a barrier synchronization apparatus for executing barrier synchronous processing at high speed by providing a synchronizing part for synchronizing a plurality of sets of signals in a plurality of nodes for executing a parallel arithmetic operation.例文帳に追加

並列演算を実行する複数のノードにおいて、複数組の信号の同期をとる同期部を備えることにより、高速でバリア同期処理を実行するバリア同期装置を提供する。 - 特許庁

To provide a device and a method for arithmetic processing, capable of expanding a dynamic range and improving the possibility of correct demodulation of received signals without additional circuits.例文帳に追加

追加回路を設けることなく、ダイナミックレンジを拡張でき、受信信号を正しく復調できる可能性を高められる演算処理装置及び演算処理方法を提供する。 - 特許庁

A storage unit 25 of an arithmetic processing unit 20 stores as comparison data the areas of colored portions where no one exists in the images picked up by the cameras 1A-1F.例文帳に追加

演算処理部２０の記憶部２５には、人がいない状態で撮像された各カメラ１Ａ〜１Ｆの撮像画像における着色部分の面積が比較データとして記憶されている。 - 特許庁

An arithmetic circuit 34 generates a pixel of an output image signal based on a linear estimate equation from a prediction tap from a tap selection circuit 31 and a coefficient from a coefficient memory 38.例文帳に追加

出力画像信号の画素は、演算回路３４において、タップ選択回路３１からの予測タップと係数メモリ３８からの係数との線形推定式により作成される。 - 特許庁

To maintain the arithmetic accuracy and to reduce the circuit scale of a digital integration device performing the cumulative processing of multiplied results with a multiplicand and a multiplier as a mantissa part and an exponent part.例文帳に追加

被乗数と乗数とを仮数部と指数部として乗算結果の累積処理を行うディジタル積分装置に関し、演算精度を維持して回路規模の縮小を図る。 - 特許庁

The arithmetic circuit 50 performs equalization processing of A/D conversion values of black reference pixels and outputs a black-level monitor value BMV which is the average value of the A/D conversion values, related to the black reference pixels.例文帳に追加

演算回路５０は、黒基準画素のＡ／Ｄ変換値の平均化処理を行い、黒基準画素についてのＡ／Ｄ変換値の平均値である黒レベルモニタ値ＢＭＶを出力する。 - 特許庁

That is, the distortion correction arithmetic section 102 compares the subcarrier signal components before and after the amplification to correct the distortion component caused by the amplification as its control.例文帳に追加

すなわち、歪み補正演算部１０２が、増幅前と増幅後のサブキャリア信号成分を比較することで、増幅によって発生する歪み成分を補正するような制御を行う。 - 特許庁

To provide an inverse Fourier transform circuit for a microwave transmitter, that decreases number of cross product arithmetic times at inverse Fourier transform and the transform processing time for conducting high-speed transform processings.例文帳に追加

逆フーリエ変換時の積和演算回数を減らし、変換処理時間を短くして高速化した変換処理を行うマイクロ波送信機用逆フーリエ変換回路を提供する。 - 特許庁

Pixel values of the pixels required for an operation are acquired from the line buffer part 104 based on these pixel positions and an arithmetic part 105 calculates the pixel values of pixels corresponding to the coordinate values.例文帳に追加

この画素位置に基づいて演算に必要な画素の画素値がラインバッファ部１０４より取得され、演算部１０５は上記座標値に対応する画素の画素値を算出する。 - 特許庁

To provide a circuit constitution method capable of constituting an arithmetic circuit for performing a plurality of different operations to prescribed data in a small scale.例文帳に追加

所定データに対してそれぞれ異なる複数の演算を行なう演算回路を構成する場合に、当該演算回路を小規模に構成できる回路構成方法を提供する。 - 特許庁

A plurality of occlusion fullerenes 20 where occlusion atoms 22 are occluded in fullerenes 21 are stored in carbon nano tube 10 having a hollow structure, so that an arithmetic element 100 can be constructed.例文帳に追加

中空構造のカーボンナノチューブ１０に、フラーレン２１に内包原子２２が内包されてなる複数の内包フラーレン２０を収容させることにより、演算素子１００を構成する。 - 特許庁

The arithmetic section 3 reads the delay corresponding to the calculated number of fan-outs and length of wiring from the delay table 13 and performs verification as to whether or not the cell layout satisfies setup time.例文帳に追加

演算部３は、算出したファンアウト数及び配線の長さに対応する遅延を遅延テーブル１３から読み出し、セルレイアウトがセットアップタイムを満たすか否かの検証を行う。 - 特許庁

To provide an imaging apparatus that executes a defect correction processing in response to a photographing condition so as to reduce an arithmetic time performed in photographing and the power consumption.例文帳に追加

撮影条件に対応して欠陥補正の処理を実行することにより、撮影時に行う演算時間を短縮し、消費電力を低減可能とした撮像装置を提供する。 - 特許庁