| 例文 |
bit variableの部分一致の例文一覧と使い方
該当件数 : 415件
To provide a drill having a variable excavating diameter, which can excavate a hole of a different diameter by a single bit unit, and automatically restores the same excavating diameter at the time of re-excavation after drawing the bit unit upward.例文帳に追加
単一のビットユニットで異なった掘削径の掘削を可能とするのに加えて、ビットユニットの引き上げ後の再掘削においても、同じ掘削径に自動で復帰することを可能とする。 - 特許庁
Then a variable power amplification control section 16 controls a variable power amplifier 27a on the basis of the transmission power control bit and the transmission power control width to apply variable control to the transmission power outputted from an antenna 11.例文帳に追加
そして、可変電力増幅制御部16は送信電力制御ビット及び送信電力制御幅に基づいて可変電力増幅器27aを制御し、アンテナ11より出力する送信電力を可変制御する。 - 特許庁
In this case, a switch 118 is thrown to a position A to select a fixed quantization table 119 and the data are recorded at a variable bit rate VBR.例文帳に追加
このときスイッチ118はA側にあって固定の量子化テーブル119が用いられ、VBR記録が行われる。 - 特許庁
To efficiently convert the stream of variable length data to the stream of the fixed length data of a prescribed bit width using a simple configuration, and having proper control.例文帳に追加
簡単な構成、制御により、効率よく、可変長データの列を所定のビット幅の固定長データの列に変換する。 - 特許庁
REMOTE CONTROLLER OF PER-BIT VARIABLE LENGTH FRAME SCHEME INCORPORATING VOICE BAND FSK MODEM AVAILABLE IN TELEPHONE LINES OR THE LIKE例文帳に追加
電話回線等で利用できる、音声帯域のFSK変復調器を内蔵したビット単位可変長フレーム方式のリモートコントローラ - 特許庁
In response to the output of the recorders B0-Bn, variable-length-decoded data and the bit number are output from a recorder D.例文帳に追加
記録装置B0〜Bnの出力に応じて、記録装置Dより可変長復号したデータおよびそのビット数を出力する。 - 特許庁
To enable digital animation recording at a variable bit rate for a long time into a recordable and reproducible disk having limited storage capacity.例文帳に追加
限られた記憶容量を持つ記録再生可能ディスクに、長時間、可変ビットレートでデジタル動画記録が行えるようにする。 - 特許庁
In a single clock cycle, the code lengths of contiguous multiplexed variable length decoding code words embedded in a bit stream are decoded.例文帳に追加
単独のクロックサイクル内で、ビットストリーム中に埋め込まれた多重の隣接する可変長復号コード語のコード長を復号する。 - 特許庁
Further, the total of the numbers of cycles of memory access when the variable is allocated is calculated on the basis of the frequency of the reference and the bit width of the variable.例文帳に追加
次に、選定された複数のメモリについて、参照回数と変数のビット幅とに基づいて、変数が割り当てられた場合におけるメモリアクセスのサイクル数の合計を算出する。 - 特許庁
The second table enables simultaneous decoding of a maximum of two variable length codes in an input bitstream to whereby improve decoding performance independently of the bit pattern of variable length codes.例文帳に追加
第2のテーブルにより、入力ビットストリーム中の最大2つの可変長符号を同時に復号可能であり、可変長符号のビットパターンに依存せずに、復号処理性能を向上できる。 - 特許庁
An input bit stream including a DCT coefficient and coded in variable length is received and the DCT coefficient variable length coded is decoded into a linear sequence of a DCT coefficient.例文帳に追加
可変長符号化されたDCT係数を含む入力ビットストリームを入力し、可変長符号化されたDCT係数をDCT係数の1次元列に復号化する。 - 特許庁
If a continuous SC decision unit 40 determines that continuous SC occurs, a target bit amount increasing amount calculation unit 50 reduces a generating bit amount gradually at an image compression encoding unit 20 for carrying out encode under variable bit rate (VBR) control.例文帳に追加
連続SC判定部40が連続してSCが発生したと判断したとき、目標ビット量増加量演算部50が、可変ビットレート(VBR)制御で符号化する画像圧縮符号化部20における発生ビット量を徐々に減少させる。 - 特許庁
Write bit lines (WBL0, WBL1) are arranged in a direction orthogonal to an easy axis (EX) of magnetization of a variable magnetoresistive element (VR), and write bit line drive circuits (22U, 22L) supply currents to the bit lines in directions corresponding to write data.例文帳に追加
可変磁気抵抗素子(VR)の磁化容易軸(EX)と直交する方向に書込ビット線(WBL0,WBL1)を配置し、書込ビット線ドライブ回路(22U,22L)により、書込データに応じた方向に、書込ビット線に電流を流す。 - 特許庁
A predicted error coding section 15 multiplexes a value of variable length coding of information indicating the predicted error group with an additional bit indicating a specified value in the predicted error group and an input pixel low-order bit according to the input pixel effective bit number.例文帳に追加
予測誤差符号化部15はその予測誤差グループを示す情報を可変長符号化したものとその予測誤差グループ内の特定の値を示す付加ビットと入力画素有効ビット数に応じた入力画素下位ビットを多重化する。 - 特許庁
First quantized signals L1 to L7 are encoded with variable bit length and difference quantized signals Y1 to Y7 as differences between the 1st quantized signals L1 to L7 and 2nd quantized signals R1 to R7 obtained by quantizing a 2nd signal are encoded with variable bit length.例文帳に追加
第1量子化信号L1〜L7を可変ビット長で符号化すると共に、第1量子化信号L1〜L7と,第2の信号を量子化した第2量子化信号R1〜R7との差分の差分量子化信号Y1〜Y7を可変ビット長で符号化する。 - 特許庁
At executing of variable length encoding based on an individual parameter by each sub-block of multilevel picture data, this encoder successively shifts a quantized value to the right by each bit by each bit shifter 502 and accumulates them by an accumulator 503 to calculates the variable length encoding quantity of each parameter.例文帳に追加
多値画像データのサブブロック毎に個別のパラメータに基づいて可変長符号化する際に、サブブロック毎に、量子化値を各ビットシフタ502で順次1ビットずつ右シフトして累算器503で累算することにより、パラメータ毎の可変長符号量を算出する。 - 特許庁
Write bit lines (WBL0 and WBL1) are arranged in a direction orthogonal to the magnetic easy axis (EX) of a variable magnetoresistive element (VR), and currents are supplied through the write bit lines in two directions according to write data.例文帳に追加
可変磁気抵抗素子(VR)の磁化容易軸(EX)と直交する方向に書込ビット線(WBL0,WBL1)を配置し、書込データに応じて双方向に書込ビット線に電流を流す。 - 特許庁
This image compression device applies compression coding to a digital image at a variable bit rate at the receipt of one digital image input and to digital images at a fixed bit rate, when a plurality of image inputs is received in the case of compressing the digital images with inter-frame correlation.例文帳に追加
ディジタル画像をフレーム相関をとって圧縮するに際して、入力が1つの場合は可変ビットレートにより、入力が複数のときには固定ビットレートにより圧縮符号化する。 - 特許庁
At the time of standby, both ends of a variable resistance type memory element 403, that is, a bit line BL and a source line SL are set to a pre-charge potential Vp by each pre-charge circuit 402 of a bit line and a source line.例文帳に追加
スタンバイ時には、抵抗変化型メモリ素子403の両端、即ち、ビット線BLとソース線SLとはビット線及びソース線の各プリチャージ回路402によりプリチャージ電位Vpに設定される。 - 特許庁
Higher-order bits and lower-order bits of each sample sequence are separated (S4) after these data are separated, and the higher-order bit data are converted to a variable bit length data (S6) after a predictive error is calculated for higher-order bits (S5).例文帳に追加
これらのデータを分離した状態で、各サンプル列の上位ビットと下位ビットを分離し(S4)、上位ビットに対して予測誤差を算出した(S5)後、可変ビット長に変換する(S6)。 - 特許庁
An MPEG 2-TS signal including the 1 bit audio signal obtained by the ΔΣ modulation and a variable bit rate image signal inputted from an input terminal 4 are transferred to a MPEG 2-TS signal editing machine 5.例文帳に追加
このΔΣ変調により得られた1ビット・オーディオ信号と、入力端子4から入力された可変ビットレートの映像信号を含むMPEG2-TS信号は、MPEG2-TS信号編集機5に伝送される。 - 特許庁
When the data to be transmitted are divided into blocks, one block is given variable length up to M bits; and the first block has ≤M-bit length and the second and succeeding blocks have M-bit fixed length.例文帳に追加
送信すべきデータを複数のブロックに分割するときに、1ブロックを最大Mビットまでの可変長とし、最初の1ブロックめをMビット以下、2ブロックめ以降をMビット固定長とにブロック分割する。 - 特許庁
When a bit rate is infinitely allocated to an image in response to the quality of the image on the basis of variable bit rate control, it is not recognized how many hours of moving pictures can be stored on one disk acting like a storage medium.例文帳に追加
可変ビットレート制御に基づき,画像の質に応じて無制限にビットレートを割り当てると,記憶媒体としての1枚のディスクに何時間分の動画像が記憶できるかが分からない。 - 特許庁
The first node of each memory cell and the second node which is the other end of the variable resistance element of this memory cell are connected to the bit lines different from each other.例文帳に追加
各メモリセルの第1ノードと、このメモリセルの抵抗変化素子の他端である第2ノードとは別々のビット線と接続される。 - 特許庁
To provide a method for manufacturing a variable resistance semiconductor memory for reducing a forming process load and dispersion of a memory bit.例文帳に追加
形成プロセス負荷を低減し、メモリビットのバラツキを低減するための抵抗変化型の半導体メモリの製造方法を提供する。 - 特許庁
To provide a serial variable output by serial data of a timing pulse where the bit number of the serial data and the number of gates are decreased.例文帳に追加
シリアルデータのビット数とゲート数を削減することのできるタイミングパルスのシリアルデータによるシリアル可変出力装置を提供する。 - 特許庁
16 bits that is the maximum number of bits, possible for the variable length code of DCT coefficient information are cut out from a not yet decoded bit stream.例文帳に追加
未復号のビットストリームのうち、DCT係数情報の可変長符号がとり得る最大ビット数である16ビットが切出される。 - 特許庁
A plurality of memory cell arrays are provided with a memory cell constituted of a variable capacitor and a bit wire while the arrays are operated with mutually different timings.例文帳に追加
複数のメモリセルアレイは、可変容量キャパシタで構成されたメモリセルとビット線とを有しており、互いに異なるタイミングで動作する。 - 特許庁
The digital audio signal passes through the variable digital low-pass filter 65 to have its high-frequency quantization noise reduced and then bit assignment is performed.例文帳に追加
上記ディジタルオーディオ信号は、該可変ディジタルローパスフィルタ65を通過して、高域の量子化ノイズが低減されてから、ビット割り当てされる。 - 特許庁
It takes from the decoding table, corresponding decoding data every 8 bits from the leading bit of the acquired variable-length code data.例文帳に追加
取得した可変長符号データの先頭ビットから8ビット毎に対して、対応する復号データを前記復号テーブルから取得する。 - 特許庁
To prevent the suspending of video reproduction which can occur in the case of reproducing streaming data transmitted by a variable bit rate.例文帳に追加
可変ビットレートで伝送されてきたストリーミングデータを再生する際に生じる可能性がある映像再生の一時的な停止を防止する。 - 特許庁
The single program transfer stream of a variable bit rate is separated from the MPEG transfer stream multiplexed statistically; a picture is loaded to a smoothing buffer from the single program transfer stream of the variable bit rate by a fixed bit rate at a specific time before the time of decoding the picture or as soon as possible after then; the picture is transmitted from the smoothing buffer when decoding.例文帳に追加
統計的にマルチプレックスされたMPEG転送ストリームから可変ビット・レートの単一プログラム転送ストリームを分離し;画像をデコードする時点以前であって、特定時点、又は、その後できるだけ早く、可変ビット・レートの単一プログラム転送ストリームから画像を一定ビット・レートでスムージング・バッファにロードし;デコード時点にスムージング・バッファから画像を伝送する。 - 特許庁
When recording digital video signals having a variable bit rate in the video recorder using a hard disk, and the available storage space of the hard disk is small, the remaining recordable time is calculated at a bit rate higher than a standard bit rate for recording.例文帳に追加
ハードディスクを用いた映像記録装置において、可変ビットレートを有するデジタル映像信号を記録する場合には、ハードディスクの空き容量が少ないとき、記録を行っている標準のビットレートより高いビットレートで、残りの記録可能時間を計算する。 - 特許庁
Since the code length detecting part 110 detects the total code length of plural variable length codes in the variable length code bit stream at once, the objective code can be detected at high speed.例文帳に追加
符号長検出部110は、可変長符号ビット列内における複数可変長符号の総符号長を一度に検出するので、目的符号を高速で検出することが可能となる。 - 特許庁
A variable DCF search control part 35 observes a bit error while varying the dispersion compensation amount of the variable DCF 22 within a range that frame synchronization establishment is confirmed to search for a range which becomes error free.例文帳に追加
可変DCFサーチ制御部35は、フレーム同期確立が確認された範囲内で、可変DCF22の分散補償量を変化させながら、ビットエラーを観測して、エラーフリーとなる範囲をサーチする。 - 特許庁
When there is instruction for the ROI, variable length encoded data VLC other than an ROI selection region 41 of the expansion layer bit stream 12 are converted to zero by an expansion layer region transcoder 15, and then, the encoded data of the low-order side bit plane of the expansion layer bit stream 12 are cut so as to fit into the designated bit rate by the bit rate transcoder 16 and transmitted.例文帳に追加
ROIの指示があった場合には,拡張レイヤ領域トランスコード部15により,拡張レイヤビットストリーム12のROI選択領域41以外の可変長符号化データVLCを0に変換し,その後,ビットレートトランスコード部16により,指定されたビットレートに収まるように拡張レイヤビットストリーム12の下位側のビットプレーンの符号化データをカットして送信する。 - 特許庁
When a variable is divided by a number (p), an operation where the number (p) where the value of the respective bits of one unit bit length (bit length (i)) from the lowest place is 1 as the number (p) is used and a part of the variable is used for at least a part of a quotient is performed.例文帳に追加
変数を数pで除算する場合、前記数pとして最下位桁から少なくとも1単位ビット長(ビット長i)の各ビットの値が1である数pを用い、且つ前記変数の一部を前記商の少なくとも一部に利用した演算を行なうものである。 - 特許庁
The coefficient variable length coding method operates in the four steps pipe line system of a step of run length coding coefficient data and expressing the data in terms of three dimensional values of run, level, and last; a step of transmitting the estimated three dimensional values; a step of estimating a variable bit vector using the transmitted three dimensional value; and a step of saving the estimated variable bit vector.例文帳に追加
係数可変長符号化方法は、係数データをランレングス符号化して、ラン、レベル、及びラストの3次元値で求める段階と、求められた3次元値を伝送する段階と、伝送された3次元値を用いて可変ビットベクトル値を求める段階と、求められた可変ビットベクトル値を保存する段階の4段階パイプライン方式で動作する。 - 特許庁
The plural variable resistance elements 20 comprise a group of first variable resistance elements arranged below the first bit line and between the plural word lines in line with the second direction; and a group of second variable resistance elements arranged below the third bit line and between the plural word lines in line with the second direction.例文帳に追加
複数の可変抵抗素子20は、第2の方向に並ぶようにして、第1のビット線の下方かつ複数のワード線間のそれぞれに配置された第1の可変抵抗素子群と、第2の方向に並ぶようにして、第3のビット線の下方かつ複数のワード線間のそれぞれに配置された第2の可変抵抗素子群とからなる。 - 特許庁
To provide a code amount controller that relates to high efficiency coding of a dynamic image and is especially suitable for variable bit rate coding in real time.例文帳に追加
動画像の高能率符号化に係り、特に、リアルタイムで可変ビットレート符号化を行う際に好適な符号量制御装置に関する。 - 特許庁
To provide a variable length decoding device which can decode both in forward and reverse directions and has high encoding efficiency with little useless bit patterns.例文帳に追加
順方向にも逆方向にも復号可能で、無駄なビットパターンが少なく符号化効率の高い可変長復号化装置を提供する。 - 特許庁
The post-processor finds a message authenticator τ using the bit string Δ'_j from the first checksum S_1, the intermediate variable v_N and the second checksum S_2.例文帳に追加
後処理部は、第1チェックサムS_1、中間変数v_N、第2チェックサムS_2から、ビット列Δ’_jを用いてメッセージ認証子τを求める。 - 特許庁
A terminal r1 of a variable resistive element R is connected to a bit line B and the other terminal r2 is connected to one terminal d1 of a diode D.例文帳に追加
可変抵抗素子Rの端子r1がビット線Bに接続し、他方の端子r2がダイオードDの一方の端子d1に接続する。 - 特許庁
A data conversion part 12 converts data in which an information bit is inserted to an RLL code according to a modulation table having a variable length conversion rule.例文帳に追加
データ変換部12は、情報ビットが挿入されたデータを、可変長変換規則を有する変調テーブルに従ってRLL符号に変換する。 - 特許庁
To provide a variable length decoding method capable of decoding both in the forward direction and in the reverse direction and having less useless bit patterns and high coding efficiency.例文帳に追加
順方向にも逆方向にも復号可能で、無駄なビットパターンが少なく符号化効率の高い可変長復号化方法を提供する。 - 特許庁
The current voltage conversion circuit 20 is constituted so as to include a variable load resistor which is connected to the memory cell MC through a bit line BLj.例文帳に追加
電流電圧変換回路20はメモリセルMCにビット線BLjを介して接続された可変負荷抵抗を含んで構成される。 - 特許庁
To provide a code amount controller suitable especially at the time of performing variable bit rate encoding in real time in the high efficiency encoding of moving images.例文帳に追加
動画像の高能率符号化に係り、特に、リアルタイムで可変ビットレート符号化を行う際に好適な符号量制御装置に関する。 - 特許庁
When a variable length code for one symbol for variable length encoding is located before and after the division in the case of error-correcting encoding, the data sting is relocated so that the leading bit of this spread variable length code can become the head of the next division.例文帳に追加
誤り訂正符号化の際の区切りの前後にまたがって可変長符号化の1シンボル分の可変長符号が配置されている場合に、このまたがった可変長符号の先頭ビットが次の区切りの先頭になるようにデータ列を再配置する。 - 特許庁
In the first decoding part 100, the comparator 110 compares an input variable length code bit string with the variable length code word of the code word table 130, and the decoder 120 outputs a decoded result corresponding to a matching variable length code word to an output part 30.例文帳に追加
第1復号部100においては、比較器110が、入力された可変長符号ビット列を、符号語テーブル130の可変長符号語と比較し、復号器120は、一致した可変長符号語に対応する復号結果を出力部30に出力する。 - 特許庁
A video bit rate in a VOBU (video object unit) is obtained from a video stream subjected to variable bit rate compression for each VOBU, and reference time information (SCR) to be captured in an input buffer and a decoding time stamp/presentation time stamp (DTS/PTS) are calculated on the basis of the bit rate.例文帳に追加
VOBU毎に可変ビットレート圧縮された映像ストリームに対して、VOBU内の映像ビットレートを求め、これをもとに、入力バッファに取り込むべき基準時刻情報(SCR)と、復号開始及び表示時刻情報(DTS/PTS)を算出する。 - 特許庁
| 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|