| 例文 |
bit variableの部分一致の例文一覧と使い方
該当件数 : 415件
The nonvolatile semiconductor memory device includes a plurality of unit cell arrays MAT00-11 having memory cells MC including bit lines BL and word lines WL and variable resistance elements VR which are arranged at respective cross parts of the bit lines BL and word lines WL, which are electrically re-writable, and of which the resistance values are stored as data in a nonvolatile state.例文帳に追加
不揮発性半導体記憶装置は、ビット線BL及びワード線WL、並びにビット線BL及びワード線WLの各交差部に配置された電気的に書き換え可能で抵抗値をデータとして不揮発に記憶する可変抵抗素子VRを含むメモリセルMCを有する複数の単位セルアレイMAT00〜11を備える。 - 特許庁
A voltage value output as a differential signal from a first and a second output terminal of the differential amplifier section 21 is converted into a six-bit digital value by a sequential comparison type AD converter circuit (which consists of the first variable capacity section 22A, the second variable capacity section 22B, and the comparator section 23 and connection control section 24) and then is output.例文帳に追加
差動増幅部21の第1出力端子および第2出力端子から差動信号として出力された電圧値は、逐次比較型AD変換回路(第1可変容量部22A,第2可変容量部22B,比較部23および接続制御部24からなる。)により、6ビットのデジタル値に変換されて出力される。 - 特許庁
An excess input detector 12 is placed between the output of the variable attenuator 6 and the output of the amplifier 8 and increases the attenuation of the variable attenuator 6 when the level of the received high frequency signals is greater than a reference level required to bring a bit error rate of the digital modulation signal into a predetermined rate or below.例文帳に追加
可変減衰器6の出力側から前記増幅器8の出力側までの間に過入力検出器12が設けられ、入力された高周波信号のレベルが、前記デジタル変調信号のビット誤り率を予め定めた値以下にするために必要な基準レベルよりも大きいとき、可変減衰器6の減衰量を増加させる。 - 特許庁
And a signal S2 obtained by reverse-quantizing the output from the quantization circuit 57 in a reverse-quantization circuit 60 and by reverse-DCT processing it with an IDCT circuit 61 is subtracted from a signal S1 before the DCT process, and the obtained subtraction output is variable-length-coded in a variable-length coding circuit 71 to be extracted as a subtraction bit stream.例文帳に追加
また、量子化回路57からの出力を、逆量子化回路60で逆量子化し、IDCT回路61で逆DCT処理して得られた信号S2を、DCT処理前の信号S1から減算し、得られた差分出力を可変長符号化回路71で可変長符号化して差分ビットストリームとして取り出す。 - 特許庁
The data encoder comprises a means for specifying the encoding data size of generated bit map data, a means for taking in the data of each line based on that information and analyzing the edge information, and a means for encoding into a variable length based on the results of analysis.例文帳に追加
生成されたビットマップデータについてコード化するデータサイズを指定する手段とその情報にもとづいてライン毎にデータを取り込みエッジ情報を解析する手段とその結果をもとに可変長に符号化する手段を備えた構成である。 - 特許庁
When the variable length code data 11 are less than the prescribed target code quantity, a write position adjusting means 3 adds a dummy stuff bit until the data reach the target code quantity, and outputs code data 13 for the target code quantity.例文帳に追加
書き込み位置調整手段3は、可変長符号データ11が所定の目標符号量に満たない場合、目標符号量に達するまでダミーのスタッフビットを付加して所定の目標符号量にして符号データ13を出力する。 - 特許庁
The variable gain amplifier receives digital data to control is gain and is provided with a measurement means that measures a gain when the most significant bit of the data is changed and a correction means that corrects the gain of the amplifier according to the measured gain.例文帳に追加
本発明のゲイン可変アンプは、ディジタルデータによってゲインを制御可能なゲイン可変アンプであって、最上位ビットが変化する際のゲイン値を測定する測定手段と、測定されたゲイン値によってゲイン値を補正する補正手段とを有する。 - 特許庁
A means for specifying the encoding data size of generated bit map data, a means for taking in data of each line based on that information and analyzing the edge information, and a means performing variable length encoding based on that results are provided.例文帳に追加
生成されたビットマップデータについてコード化するデータサイズ等を指定する手段とその情報にもとづいてライン毎にデータを取り込みエッジ情報を解析する手段とその結果をもとに可変長に符号化する手段を備えた構成である。 - 特許庁
To detect the dispersion variation of various optical fiber transmission lines, including its sign, without dithering the wavelength of a signal light or the dispersion of a variable dispersion equalizer, using other monitoring lights or extracting a clock, and not depending on the bit rate.例文帳に追加
信号光の波長や可変分散等化器の分散をディザリングしたり、他のモニタ光を用いたり、クロックを抽出することなく、またビットレートに依存せずに、様々な光ファイバ伝送路の分散変動を符号の変化を含めて検知する。 - 特許庁
Thus, even when the data rate of the digital signal is not known or variable when manufacturing the circuit, the pre-distortion of a desired order is applied to the digital data signal in full bits or partial bits without the need for a bit rate synchronization clock.例文帳に追加
これによって、回路を製造するときにデジタルデータ信号のデータレートが知られていないか可変であるときにも、ビットレート同期クロック無しで、デジタルデータ信号に対してフルビットまたは部分ビットの所望の次数の予歪みを加えることができる。 - 特許庁
To correctly generate a transmission power control bit even for a signal whose transmission power is fluctuated due to variable rate transmission and to conduct transmission power control with high accuracy for the signal in the case of applying closed loop transmission power control to an outgoing channel.例文帳に追加
下り回線にクローズドループ送信電力制御を適用した場合に、可変レート伝送により送信電力が変動する信号に対しても正しく送信電力制御ビットを生成するとともに、精度良く送信電力制御を行うこと。 - 特許庁
To efficiency enhance a coding by reducing a useless bit pattern so as to attain less calculation amount and less storage amount and to decode a variable length code in a forward direction and also in a reverse direction, even when a synchronization period is set to each prescribed period by using a stuffing code.例文帳に追加
無駄なビットパターンを減らして少ない計算量と記憶量により符号化効率を高め、またスタッフィング符号を用いて同期区間を一定周期毎に設定しても順方向にも逆方向にも可変長符号を復号可能とする。 - 特許庁
In a variable resistance memory, power source voltage and/or substrate bias of digit line drive circuits (3a, 3b), word line drive circuits (2a, 2b), and bit line drive circuits (4a, 4b) to a memory cell array (1) are varied in accordance with an operation mode.例文帳に追加
抵抗値可変型メモリにおいて、メモリセルアレイ(1)に対するデジット線駆動回路(3a,3b)およびワード線駆動回路(2a,2b)およびビット線駆動回路(4a,4b)の電源電圧および/または基板バイアスを、動作モードに応じて変更する。 - 特許庁
A semiconductor memory device includes word lines WLj and bit lines BLi which are formed to cross each other, and a memory cell array including memory cells MC disposed at crossing sections of these lines and configured by connecting diodes DI and variable resistors VR in series.例文帳に追加
互いに交差するように形成されたワード線WLj及びビット線BLiと、これら配線の各交差部に配置され、ダイオードDIと可変抵抗素子VRとを直列接続してなるメモリセルMCを含むメモリセルアレイとを備える。 - 特許庁
To decode a variable-length code both forward and backward, even when a synchronous section is set in every constant cycle by using a stuffing code and by increasing encoding efficiency with a small calculation quantity and small storage capacity by reducing unnecessary bit patterns.例文帳に追加
無駄なビットパターンを減らして少ない計算量と記憶量により符号化効率を高め、またスタッフィング符号を用いて同期区間を一定周期毎に設定しても順方向にも逆方向にも可変長符号を復号可能とする。 - 特許庁
Furthermore, the compression-coded quantization coefficient is decoded by using the variable length coding table, and the quantization scale is extended on the basis of at least either of the original input bit precision of the received image data and the output bit precision of the discrete cosine transform coefficient and used to apply inverse quantization processing to the obtained quantization coefficient so as to attain decoding while preventing deterioration in the image quality.例文帳に追加
また、圧縮符号化された量子化係数を可変長符号化テーブルを用いて復号化し、得られた量子化係数を元の入力画像データの入力ビット精度と、離散コサイン変換係数の出力ビット精度とのうちの少なくとも1つに基づいて量子化スケールを拡張して用いて逆量子化処理することにより、画質の劣化を防止して復号化できる。 - 特許庁
Further, decoding is carried out while deterioration in image quality is prevented by decoding the compressed and encoded quantization coefficient using the variable-length encoding table, and performing inverse quantization processing on the obtained quantization coefficient by extending and using the quantization scale based upon at least one of the input bit precision of the original input image data and output bit precision of the discrete cosine conversion coefficient.例文帳に追加
また、圧縮符号化された量子化係数を可変長符号化テーブルを用いて復号化し、得られた量子化係数を元の入力画像データの入力ビット精度と、離散コサイン変換係数の出力ビット精度とのうちの少なくとも1つに基づいて量子化スケールを拡張して用いて逆量子化処理することにより、画質の劣化を防止して復号化できる。 - 特許庁
A variable analog-to-digital converting apparatus 1 for the image sensor comprises at least one first N-bit nonlinear coarse converter 21 which receives a pixel voltage signal (Vpix), so that the apparatus feeds a binary word of N+M bits continuously relating to a voltage of a pixel, and at least one second M-bit linear fine converter 22 which is connected to the first converter 21.例文帳に追加
画像センサ用の可変アナログ・デジタル変換装置1は、装置がピクセルの電圧連続的に関係するN+Mビットのバイナリ・ワードを供給するために、ピクセル電圧信号(Vpix)を受け取る少なくとも1つの第1のNビット非線形粗変換器21と、第1の変換器21に接続された少なくとも1つの第2のMビット線形密Mビット変換器22とを備える。 - 特許庁
An image processing part 170 of a dynamic picture image compression apparatus 100 determines a frame immediately before a scene change frame out of a plurality of frames composing the dynamic picture image having the bit rate when compressing the dynamic picture image by the variable bit rate method exceeding the predetermined threshold as an object frame to copy the region of a part of the scene change frame to the object frame corresponding to the scene change frame.例文帳に追加
動画像圧縮装置100において、画像加工部170は、動画像を構成する複数のフレームのうちの、可変ビットレート方式で前記動画像を圧縮した場合のビットレートが所定の閾値を越えるフレームであるシーンチェンジフレームの直前のフレームを対象フレームとし、シーンチェンジフレームの一部の領域を、該シーンチェンジフレームに対応する対象フレームにコピーする。 - 特許庁
Further, decoding can be carried out while deterioration in image quality is prevented by decoding the compressed and encoded quantization coefficient using the variable-length encoding table, and performing inverse quantization processing on the obtained quantization coefficient by extending and using the quantization scale based upon at least one of the input bit precision of the original input image data and output bit precision of the discrete cosine conversion coefficient.例文帳に追加
また、圧縮符号化された量子化係数を可変長符号化テーブルを用いて復号化し、得られた量子化係数を元の入力画像データの入力ビット精度と、離散コサイン変換係数の出力ビット精度とのうちの少なくとも1つに基づいて量子化スケールを拡張して用いて逆量子化処理することにより、画質の劣化を防止して復号化できる。 - 特許庁
This method comprises steps of: setting a first HS-PDSCH code according to a variable "HS-PDSCH Code Index" of an "HS-SCCH less information element before a user equipment activates an HS-SCCH less operation mode; and setting a second HS-PDSCH code according to a Boolean variable of the HS-SCCH reduction information element, wherein the Boolean variable is indicated by one bit.例文帳に追加
方法は、UEでHS−SCCH削減動作(HS−SCCH less operation)モードを起動する前に、HS−SCCH削減情報要素のうちHS−PDSCH Code Index変数に基づいて第一HS−PDSCHチャネルコードを設定する段階と、HS−SCCH削減情報要素のうち、1ビットで表示されるブール変数に基づいて第二HS−PDSCHチャネルコードを設定する段階とを含む。 - 特許庁
Counterclockwise rotation operation execution means includes left shift operation execution means, right shift operation execution means, OR operation execution means, and mask processing means and executes n-bit counterclockwise rotation operation processing of a rotation base 32 for a variable x of the compression function.例文帳に追加
左ローテーション演算実行手段は、左シフト演算実行手段、右シフト演算実行手段、論理和演算実行手段及びマスク処理手段を備え、圧縮関数の変数xに対してのローテーション基数32のnビット左ローテーション演算処理を実行する。 - 特許庁
Further features of the invention are at least one prominence 19 projecting from the inside contour on the inside of the drill-bit base for crushing the material to be drilled, or a cuttings-discharge flute 109, and a variable gradient on the outer contour of the drilling body 106.例文帳に追加
本発明は更に、穿孔さるべき材料の破砕のために内面の輪郭から突出したビット底の内面の少なくとも一つの隆起19または穿孔屑排出溝109と穿孔体106の外郭の多様な勾配とを特徴とする。 - 特許庁
To obtain an excellent digital wireless microphone system whose bit rate is variable on purpose, whose receiver incorporates a digital effecter, which is provided with external expansion performance using a digital output terminal and a external controller terminal and whose cost is suppressed.例文帳に追加
ワイヤレスマイクシステムのビットレートを目的に応じて可変可能とし、かつ受信機にデジタルエフェクターを内蔵するようにし、デジタル出力端子と外部コントロール機器用端子による拡張性を備え、システムとしてのコストを抑えた優れたデジタルワイヤレスマイクシステムを提供する。 - 特許庁
A carry signal inputted from a terminal 503 is reflected to a connection code stored in a 16-bit shifter 213 by using a barrel shifter 505, an adder 507, etc., and a variable length code inputted from a terminal 201 is connected to the carry signal to update the connection code.例文帳に追加
バレルシフタ505、加算器507等により、16ビットシフタ213に保持された連結コードに端子503より入力された桁上げ信号を反映させ、これに端子201より入力された可変長コードを連結して連結コードを更新する。 - 特許庁
When a specified big hit pattern is conclusively displayed in a special pattern indicator 6, time reducing processing (S81) is performed after the end of a bit hit game, and the variable display of special pattern is prohibited (S93) to perform a specified start prize port winning processing (S96).例文帳に追加
特別図柄表示器6で特定大当図柄が確定表示されたら、大当り遊技を終了後、時短処理(S81)を実行すると共に、特別図柄の変動表示を禁止(S93)して特定始動入賞口入賞処理(S96)を行う。 - 特許庁
By this method and circuit, a variable deviation parameter such as substantial gain mismatching, offset voltage, and phase error to the circuit and the signal is measured using digital signal processor with respect to the minimum bit error rate communicating cellular and taken into consideration.例文帳に追加
この方法及び回路により、セルラ通信中の最小ビット誤り率に対し、回路及び信号に本質的な利得不整合、オフセット電圧、及び位相誤差のような変数誤差パラメータをディジタル信号プロセッサを用いて測定し、考慮することが可能になる。 - 特許庁
When quantizing and encoding the channel signals of L and R, code signals L1-L7 encoded with a variable bit length are recorded while being combined with differential signals Y1-Y7 resulting from arithmetic processing of code signals R1-R7 on one side from the code signals L1-L7 on the other side is performed.例文帳に追加
L,Rのチャネル信号を量子化して符号化する際、可変ビット長で符号化した符号信号L1〜L7と、一方の符号信号L1〜L7から他方の符号信号R1〜R7を演算処理した差分信号Y1〜Y7とを組合わせて記録する。 - 特許庁
To provide a decoding method which decodes a reproduced voice without degradation of quality even in the case of overs or shorts of the number of reproduced voice samples, which are caused by frequency error of a bit clock, by controlling read/write of a buffer by variable length.例文帳に追加
バッファにおける書き込み、読み出し制御を可変長扱いにすることにより、ビットクロックの周波数誤差に起因する再生音声サンプル数の過不足が発生しても、品質劣化を伴わずに再生音声を復号できる復号方法を提供する。 - 特許庁
To enhance the conversion speed of a successive approximation A/D converter with a variable bit depth by selecting a clock signal for driving the successive approximation A/D converter, based on number of generated bits for expressing digital coding.例文帳に追加
本発明は、生成されるデジタル符号化表現のビット数に基づいて逐次近似ADCを駆動するクロック信号の選択することなどによって、可変ビット深さ逐次近似ADCの変換速度を向上させる技法を提供することを課題とする。 - 特許庁
The algorithm variable type encryption device comprises a round function for executing prescribed processing for two or more times, and the round function comprises a part where the algorithm varies and a part where it is fixed at all times corresponding to input key bit information.例文帳に追加
所定の処理を複数回実行するラウンド関数から構成されるアルゴリズム可変型暗号装置であって、前記ラウンド関数が、入力される鍵ビット情報に応じて、アルゴリズムが可変する部分と常に固定の部分とから構成されるアルゴリズム可変型暗号装置である。 - 特許庁
To improve the decision precision of group processing and to make an encoding process time shorter as to an audio signal encoding device that sections an audio signal into short blocks and long blocks and groups the short blocks in front of an iterative processing system for quantization, variable-length encoding, and bit number decision making.例文帳に追加
オーディオ信号をショートブロックとロングブロックに区分し、量子化・可変長符号化・ビット数判定の反復処理系の前段でショートブロックをグループ化するオーディオ信号符号化装置において、グループ処理の判定精度を向上させると共に、符号化処理時間の更なる短縮を図る。 - 特許庁
In variable rate bit allocation (step 14), coding difficulty for each time slot is calculated from statistic data obtained by 1st coding in 1 step 11, the coding difficulty in the 1st coding is mapped again to a 2nd time slot in the moving picture sequence after the edit.例文帳に追加
可変レートビットアロケーション(ステップ14)では、ステップ11の第一の符号化により得られる統計データからタイムスロット毎の符号化困難度を算出し、第一の符号化における符号化困難度を、編集後の動画像シーケンスにおける第二のタイムスロットへの再マッピングを行う。 - 特許庁
The present invention calculates a characteristic curve indicating the strength of the deblocking filter using a data amount Bit rate per unit time as a variable from difficulty Mad of intra coding and difficulty Sad of inter coding and calculates the strength y (α,β) of the blocking filter from the characteristic curve.例文帳に追加
本発明は、イントラ符号化の困難度Madとインター符号化の困難度Sadとから、単位時間当りのデータ量Bit rateを変数にしてデブロッキングフィルタの強度を示す特性曲線を計算し、この特性曲線からデブロッキングフィルタの強度y(α、β)を計算する。 - 特許庁
Predetermined pulse voltages are applied between the first terminal 7 and the third terminal 9 and between the third terminal 9 and the second terminal 8 to reversibly change the resistance values of the first and second variable resistors 5, 6, thereby recording one bit or multiple bits of information.例文帳に追加
第1の端子7と第3の端子9との間および第3の端子9と第2の端子8との間に所定のパルス電圧を印加して第1および第2の可変抵抗5,6の抵抗値を可逆的に変化させることにより1ビットあるいは多ビットの情報を記録する。 - 特許庁
In the method, prescribed number of bit computing steps are controlled so that the number of bits is fixed or is made variable for every audio frame, computed number of prescribed bits is outputted and used in a step in which quantized distortion is made within a prescribed amount and in a step in which the distortion is made within a prescribed number of bits.例文帳に追加
オーディ信号符号化方法において、所定ビット数算出ステップを、オーディオフレーム毎にビット数を固定または可変に制御して、演算した所定ビット数を、量子化歪を所定量に収めるステップと、所定ビット数に収めるステップに出力して使用する。 - 特許庁
In the map information, in the case of recording the audio data of the variable bit rate system, to the respective audio objects (AOBs) composed of plural audio object units (AOBUs), reproducing time length is recorded only for the first and last units of the AOBUs for constituting the AOBs.例文帳に追加
マップ情報において、可変ビットレート方式の音声データを記録する場合は、複数のオーディオオブジェクトユニット(AOBU)からなるオーディオオブジェクト(AOB)の各々に対して、AOBを構成するAOBUのうちの最初と最後のユニットのみについて再生時間長を記録する。 - 特許庁
To solve the problem that a retrieving time to retrieve a reproduction start position becomes longer than a retrieving time of a reproduction start position of a set section in audio data recorded in a CD-DA, when a MP3 file of a variable bit rate is reproduced and the set section is loop-reproduced.例文帳に追加
可変ビットレートのMP3ファイルを再生しているとき、設定された区間をループ再生する場合、CD−DAに記録されたオーディオデータにおける設定された区間の再生開始位置の検索時間に比べて、再生開始位置を検索する検索時間が長くなる。 - 特許庁
The memory device includes: a memory cell MC to connect a variable cell resistor Rcell and an access transistor AT in series between a plate line PL and a bit line BL; a drive controller; a sense latch circuit 71; and a verify pass latch 74 for an inhibit control and transfer gate circuits TG1.例文帳に追加
可変セル抵抗RcellとアクセストランジスタATをプレート線PLとビット線BLとの間に直列接続させているメモリセルMCと、駆動制御部と、センスラッチ回路71と、インヒビット制御のためのヴェリファイパスラッチ74およびトランスファゲート回路TG1と、を有する。 - 特許庁
A switching circuit 102 decides the kind of the code word, according to a pattern of the first predetermined number of bits in the located variable-length code word, extracts data of a sufficient code length from a predetermined bit position, based on the decision result, and outputs the result to a Huffman table 104.例文帳に追加
スイッチ回路102は、頭出しされた可変長符号語における先頭の所定ビット数のパターンに応じて、符号語の種類を判別し、その判別結果に基づいて、所定ビット位置から十分な符号長のデータを抽出し、その結果をハフマンテーブル104に出力する。 - 特許庁
When 8 bit attribute data of 32×32 is encoded for one pixel, a variable i is set at 7 as an initial value (S604), eight attribute data is inputted (S605), and the data of 8 bits collecting the bits i is generated and outputted to a reversible encoding section (S606) thus performing encoding.例文帳に追加
1画素に対して8ビットの属性データを32×32個分符号化する場合、初期値として変数iに7をセットし(S604)、8個の属性データを入力し(S605)、ビットiをまとめた8ビットのデータを生成し、可逆符号化部に出力する(S606)ことで、符号化を行なわせる。 - 特許庁
The number of rotation of a main motor is set according to each of cutting conditions when concrete part is cut, when a reinforcing bar is cut, when a soft start is employed and when cutting passes through for every bit dimension by a circuit 39 for setting the number of rotation of the main motor to control the main motor 4 through a variable frequency inverter 38.例文帳に追加
主モータ回転数設定回路(39)によって、該回転数は、ビット寸法毎に、コンクリート部切削時、鉄筋部切削時、ソフト始動時及び切削貫通時のそれぞれの切削条件によって設定され、可変周波数インバータ(38)を介して、主モータ(4)を制御する。 - 特許庁
The conversion table is for the conversion of a pattern of data similar to the extracted data into converted data having table data indicating whether they are converted or not, table number data indicating the group to which the pattern belongs, and code data of a variable bit count depending on the frequency of occurrence of the pattern in the group.例文帳に追加
また、変換テーブルは、抽出されたデータと同じパターンのデータを、変換されたか否かを表すテーブルデータ、パターンが属するグループを示すテーブル番号データ、及びグループ内でのパターンの出現頻度に応じてビット数が変化する符号データを有する変換データに変換するものである。 - 特許庁
During execution of forming operation in which the resistance state of a variable resistance element VR is set to a transition-enabled state with respect to a selection memory cell MC_11, the isolation latches 63, 83 brings the bit lines BL_0 and the word lines WL_2 to which a defective memory cell CPF is connected into a floating state.例文帳に追加
アイソレーションラッチ63、83は、選択メモリセルMC_11に対して可変抵抗素子VRの抵抗状態を遷移可能にするフォーミング動作を実行する際に、欠陥メモリセルCPFが接続されたビット線BL_0及びワード線WL_2をフローティング状態にする。 - 特許庁
To provide an apparatus and method for measuring a round trip delay time of variable bit rate multimedia data by estimating an effective transmission rate so as to gradually react even to a great instantaneous change of a network, accordingly preventing deterioration of the multimedia reception quality caused by a drastic change of transmission quantity of multimedia data.例文帳に追加
ネットワークの大きい瞬間変化に対しても徐々に反応するように有効伝送率を推定することにより、マルチメディアデータ伝送量の急激な変動によりマルチメディア受信品質が低下することを防止する可変ビットレートマルチメディアデータの往復遅延時間測定装置及び方法を提供する。 - 特許庁
To provide a constant amplitude binary quadrature modulation and demodulation apparatus with which power consumption of a system is small, an inexpensive power amplifier can be produced, resistance to interference is secured, data can be transmitted in a bulk transmission rate or a variable transmission rate, and an error can be corrected by using a parity bit in modulation.例文帳に追加
システムの消費電力が低く、安価な電力増幅器を製造することが可能で、干渉に対する耐性を確保し、大容量の伝送レートや可変伝送レートでデータを伝送することが可能で、変調時にパリティビットを用いてエラーを訂正できる定振幅2進直交変調及び復調装置を提供する。 - 特許庁
The PPCM sink information includes the number of samples per packet (40, 80, or 160, depending on the sampling frequency), a data rate ['0', when it is VBR(variable bit rate): an identifier showing that data in the sub-packet are compressed data], sampling frequency and the number of quantizing bits, channel allocating information, and the like.例文帳に追加
PPCMシンク情報は1パケット当たりのサンプル数(サンプリング周波数fsに応じて40、80又は160)、データレート(VBRの場合には「0」:サブパケット内のデータが圧縮データであることを示す識別子)、サンプリング周波数fs及び量子化ビット数Qb、チャネル割り当て情報などを含む。 - 特許庁
The sigma-delta modulator includes a pulse generator to generate a multi-bit frequency resolution control signal having at least one periodic pulse signal having variable duty ratio and the sigma-delta modulator to generate a random digital code to generate a multi-band output frequency signal based on the frequency resolution control signal.例文帳に追加
可変デューティ比を有する少なくとも一つの周期的なパルス信号を有するマルチビットの周波数解像度制御信号を生成するパルス発生器と、前記周波数解像度制御信号に基づいて、多重バンドの出力周波数信号を生成するためのランダムデジタルコードを生成するシグマデルタ変調機とを具備する。 - 特許庁
Thereafter, a variable resistive element 104 is formed in the first opening 128 and a via hole to connect to the third metal wiring (bit line) 120, in the second opening 129, at the same time, by performing back-etching until a surface of the second metal wiring 121 is exposed at the bottom of the second opening.例文帳に追加
その後、第2の開口部の底部に第2の金属配線121の表面が露出するまでエッチバックを行うことで、第1の開口部128内に可変抵抗素子104を、第2の開口部129内に第3の金属配線(ビット線)120と接続するための導通孔を、同時に形成する。 - 特許庁
To provide a recorder/reproducer using a variable bit rate (VBR) system at the time of compressing a video image arranged such that a predetermined recording time is required when a video image is recorded with a predetermined image quality on a recording medium of predetermined capacity, and also to provide a method for managing the residual amount of recording time.例文帳に追加
映像の圧縮時に、可変ビットレート(VBR)方式を使用する記録再生装置であって、所定の容量の記録媒体に対して所定の画質で映像を記録する場合には所定の録画時間となるようにした記録再生装置若しくは残録画時間量の管理方法の提供。 - 特許庁
| 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|