「bit variable」に関連した英語例文の一覧と使い方(7ページ目) - Weblio英語例文検索

A seamless reproduction condition in which a delay time, a variable bit rate (VBR), or the like, which is caused by decode processing of video data that is compressed using a compression method, is reflected, is determined.例文帳に追加

本発明によれば、圧縮方式を用いて圧縮されたビデオデータの復号化処理によって生じる遅延時間や可変ビットレート（ＶＢＲ）などを考慮したシームレス再生条件を決定する。 - 特許庁

Each cell array includes a plurality of word lines WL, a plurality of bit lines BL disposed to cross these word lines WL, and cells in each of which a non-ohmic element SD and a variable resistance element VR are connected in series.例文帳に追加

セルアレイは、複数のワード線ＷＬと、ワード線ＷＬと交差する複数のビット線ＢＬと、非オーミック素子ＳＤと可変抵抗素子ＶＲが直列接続されたセルとを有する。 - 特許庁

To provide a data regeneration apparatus having a simple structure for calculating a precise regeneration time at the time of the high-speed regeneration (thinned regeneration) of coded data compressed at a variable bit rate, and a data regeneration method.例文帳に追加

可変ビットレートで圧縮された符号化データを高速再生した（間引き再生した）時の再生時間を正確に算出する簡単な構成のデータ再生装置及びデータ再生方法を提供する。 - 特許庁

In memory cell arrays MA0-3, memory cells MC in which rectifiers Di and variable resistive elements VR are connected in series are arranged on intersection points of a plurality of bit lines BL and word lines WL.例文帳に追加

メモリセルアレイＭＡ０−３は、整流素子Ｄｉと可変抵抗素子ＶＲとを直列接続してなるメモリセルＭＣを複数のビット線ＢＬ及びワード線ＷＬの交差部に配置してなる。 - 特許庁

To provide a method for operating a digital image stored as a bit stream which is variable length-encoded with reduced memory and processor resources by specifying and decoding only an image area having meaning on an image operation process.例文帳に追加

JPEG形式のような可変長符号化されたビットストリームとして記憶されたデジタル・イメージを、メモリおよびプロセッサ資源の要件を減少させる形態で、操作する方法および装置を提供する。 - 特許庁

To improve decoding characteristics by optimizing variable nodes to be processed in a highly reliable order when performing decoding processing based on a bit-serial type sum-product method or its deformation algorithm.例文帳に追加

ビットシリアル型のサムプロダクト法又はその変形アルゴリズムに基づく復号処理を行うに当たって、処理する変数ノードを信頼性の高い順に最適化することで復号特性を改善する。 - 特許庁

An inverse VLC circuit 31 applies inverse variable length coding processing to a bit stream and provides an output of the processing to an inverse quantization circuit 32 and decodes data denoting a motion vector and information such as quantization width and coding.例文帳に追加

逆ＶＬＣ回路３１は、ビットストリームを逆可変長符号化処理して逆量子化回路３２に出力するとともに、動きベクトル、量子化幅、符号化の情報等のデータを解読する。 - 特許庁

Analog rough selection voltage generated from a first variable voltage divider VDIV1 in response to the high order bit of the transmission digital baseband signal is supplied to first voltage follower AMP1 and a second voltage follower 2.例文帳に追加

送信ディジタルベースバンド信号の上位ビットに応答して第１可変分圧器ＶＤＩＶ１から生成されるアナログ粗選択電圧は、第１と第２のボルテージフォロワＡＭＰ１、２に供給される。 - 特許庁

To keep search processing speed constant without lengthening time for audio data to be actually outputted from a search processing start request in search processing in compressed audio data of variable bit rate.例文帳に追加

可変ビットレートの圧縮オーディオデータにおけるサーチ処理において、サーチ処理開始要求から実際にオーディオデータが出力されるまでの時間を長くすることなく、サーチ処理速度を一定に保つこと。 - 特許庁

To provide an alternative encoding mechanism based on a variable length protocol data unit(PDU) providing a more efficient encoding for a byte/bit synchronous transport medium than a block encoded format.例文帳に追加

ブロックエンコーデッドフォーマットよりも、バイト／ビット同期トランスポート媒体のためのより効率的なエンコーディングを提供する可変長プロトコルデータユニット（ＰＤＵ）に基づく代替的なエンコーディングメカニズムを提供すること。 - 特許庁

To provide an optical disk drive capable of recording video data and audio data so as to reproduce the audio data at a constant transfer rate when the audio data are added to the video data of a variable bit rate.例文帳に追加

可変ビットレートのビデオデータにオーディオデータを付加したときに、一定の転送レートでオーディオデータが再生されるように、ビデオデータとオーディオデータを記録することができる光ディスク装置を提供する。 - 特許庁

To provide a variable bit rate video encoder, a video recorder and a recording medium that can obtain a code amount adapted to a video signal and attain processing in real time.例文帳に追加

本発明は映像信号に適応した符号化量を求め、かつ実時間内での処理を可能とする可変ビットレート符号化装置、及び映像記録装置、及び記録媒体を提供することを目的とする。 - 特許庁

The semiconductor storage device includes: a memory cell array MA in which the memory cells MC configured of a series connection of diodes Di and variable resistors VR are arranged at crossing parts of a plurality of bit lines BL and a plurality of word lines WL; and a control circuit for alternatively driving the bit line BL and the word line WL.例文帳に追加

半導体記憶装置は、ダイオードＤｉと可変抵抗素子ＶＲとを直列接続してなるメモリセルＭＣが複数のビット線ＢＬ及び複数のワード線ＷＬの交差部に配置されたメモリセルアレイＭＡと、ビット線ＢＬ及びワード線ＷＬを選択駆動する制御回路とを備える。 - 特許庁

Then, the first binary word is transformed into a second binary word approximately showing a value of an exponential function in which the first value is a variable by using the preceding bit group BGV as exponential information (S) of the exponential function and also by using the subordinate bit group BGL as mantissa information [{1+(M/2L)}] of the exponential function.例文帳に追加

次に、上位ビット・グループＢＧ_Uを指数関数の指数情報（Ｓ）として使用し、かつ下位ビット・グループＢＧ_Lを指数関数の仮数情報（｛１＋（Ｍ／２^L）｝）として使用することにより、第１二進ワードを、第１の値を変数とする指数関数値を近似的に表す第２の二進ワードに変換する。 - 特許庁

When the plus/minus sign bit of the variable-length decoded multimedia data is '0' (S16: Yes), a specific value (a) is subtracted from a numeral (m) indicating in which place the most significant bit of the multimedia data is to calculate the number (n) of composite bits which can be rewritten into data for retrieval (S18).例文帳に追加

続いて、その可変長復号化されたマルチメディアデータの正／負符号ビットが「０」である場合は（Ｓ１６：Ｙｅｓ）、そのマルチメディアデータの最上位ビットが何ビット目であるかを示す数値ｍから所定値ａを減算し、検索用データに書き換えることができる合成ビット数ｎを演算する（Ｓ１８）。 - 特許庁

After values of respective samples are converted into predicted error values by linearly predicting the time-series signal consisting of a time-series sample array, high-order bits and low-order bits of the respective samples are separated; and high-order bit components are encoded with variable length and low-order bit components are encoded with fixed length to perform compression.例文帳に追加

時系列のサンプル列で構成される時系列信号に対して線形予測を行って、各サンプルの値を予測誤差値に変換した後、各サンプルの上位ビットと下位ビットを分離し、上位ビット成分は可変長で符号化し、下位ビット成分は固定長で符号化することにより、圧縮を行う。 - 特許庁

An exemplary method includes collecting event counts at variable bit offsets, desired time offsets within one or more bit periods and within a voltage region of interest; removing non-data dependent effects from the counts; generating a composite diagram of the desired time offsets within the one or more bit periods of interest and desired voltage offsets within the voltage region of interest; and displaying the composite diagram.例文帳に追加

方法は、可変ビットオフセット、１或いはそれ以上のビット期間範囲内の所望の時間オフセット及び所望の重要電圧領域において、事象カウントを収集し、該カウントから非データ依存効果を除去し、１或いはそれ以上の重要ビット領域範囲内における所望の時間オフセット及び所望の重要電圧領域範囲内における所望電圧オフセットの合成ダイヤグラムを生成し、表示することを含む。 - 特許庁

The method includes collecting event counts at variable bit offsets, desired time offsets within one or more bit periods and within a voltage region of interest; removing non-data dependent effects from the counts; generating a composite diagram of the desired time offsets within the one or more bit periods of interest and desired voltage offsets within the voltage region of interest; and displaying the composite diagram.例文帳に追加

方法は、可変ビットオフセット、１或いはそれ以上のビット期間範囲内の所望の時間オフセット及び所望の重要電圧領域において、事象カウントを収集し、該カウントから非データ依存効果を除去し、１或いはそれ以上の重要ビット領域範囲内における所望の時間オフセット及び所望の重要電圧領域範囲内における所望電圧オフセットの合成ダイヤグラムを生成し、表示することを含む。 - 特許庁

To provide an information encoding device and method by which a fluctuation in a time delay of image compression data (variable length coded data) in a data buffer can be suppressed in the case that an encoding bit rate or an encoding parameter is revised.例文帳に追加

符号化ビットレートや符号化パラメータを変更した場合に、画像圧縮データ（可変長符号化データ）のデータバッファにおける時間遅延量の変動を抑制し得る情報符号化装置及び方法を提供する。 - 特許庁

To improve the conversion speed of a successive approximation A/D converter with a variable bit depth by selecting a duration time of a clock signal driving the successive approximation A/D converter, based on a time required for deciding bits.例文帳に追加

ビット決定に必要とされる時間に基づいて逐次近似ＡＤＣを駆動するクロック信号の持続時間を選択することなどによって、可変ビット深さ逐次近似ＡＤＣの変換速度を向上させること。 - 特許庁

In addition, the signal from the input terminal 1 is supplied to an operating means 9 through a prescribed delaying means 7 and a lower-order bit attaching circuit 8, and a difference from the output of the variable filter 3 is calculated.例文帳に追加

さらに、入力端子１からの信号が所定の遅延手段７及び下位ビット追加回路８を通じて演算手段９に供給され、前記可変フィルタ３の出力との差分が算出される。 - 特許庁

In a dispersion amount control part 124, unit variation Δ of the compensation dispersion amount by which a variable dispersion compensator 122 performs dispersion compensation, corresponding to the bit rate of the signal light received by the receiver 123 is set.例文帳に追加

分散量制御部１２４には、受信機１２３が受信する信号光のビットレートに対応した、可変分散補償器１２２が分散補償をおこなう補償分散量の単位変化量Δが設定されている。 - 特許庁

The variable delay circuit 6 varies the delay time in accordance with a delay control signal, calculates a bit error rate (BER) for each delay time, and sets the optimum delay time for a detection timing of the detector 5 to minimize the BER.例文帳に追加

可変遅延回路６は、遅延制御信号により遅延時間を変化させ、それぞれの遅延時間毎にビットエラーレート（BER）を求め、検出器５の検出タイミングをBERが最小になる最適遅延時間に設定する。 - 特許庁

In the method of dynamically allotting the network resources while transferring multimedia at a variable bit rate in a network, first contents features are abstracted from the multimedia, and a readjustment point and an observation period are decided.例文帳に追加

ネットワークにおいて可変ビットレートでマルチメディアを転送しながら、ネットワーク資源を動的に割り当てる方法は、マルチメディアから第１のコンテンツ特徴を抽出して、再調整ポイントおよび観察期間を決定する。 - 特許庁

A variable bit rate encoding part 104 performs encoding for a combination of encoding blocks of one frame at each encoding block and performs decoding for a frame encoding sequence acquired by the encoding.例文帳に追加

可変ビットレート符号化部１０４は、１フレーム分の符号化ブロックの組み合わせについて、各符号化ブロック毎に、複数のビットレートで符号化するとともに、符号化により得られたフレーム符号化系列を復号する。 - 特許庁

To provide a recording method for recording video data and audio data on an optical disk so as to reproduce the audio data at a fixed transfer rate when the audio data are added to the video data of a variable bit rate.例文帳に追加

可変ビットレートのビデオデータにオーディオデータを付加したときに、一定の転送レートでオーディオデータが再生されるように、ビデオデータとオーディオデータを光ディスクに記録することができる記録方法を提供する。 - 特許庁

When the total amount of the coding of the coded result of attribute information coded until now exceeds a prescribed threshold, a value retained by the variable c0 at this point is compared with a value retained by the variable c1, thus determining whether the N-th bit of the inputted attribute information is set to 1 or 0 hereafter (S405).例文帳に追加

現在までに符号化した属性情報の符号化結果の総符号量が所定の閾値を越えている場合には、この時点で変数ｃ０が保持する値と変数ｃ１画保持する値とを比較して、以降、入力される属性情報のＮビット目を「１」にするのか「０」にするのかを決定する（Ｓ４０５）。 - 特許庁

A control circuit in a transmitter encrypts a rolling code based on a key code particular to a vehicle, generates a variable encrypted rolling code by adding additional data whose bit length is changed every transmission to the encrypted rolling code, and generates a transmitted code by encrypting an ID code using the variable encrypted rolling code.例文帳に追加

送信機側の制御回路は、ローリングコードを車両固有のキーコードに基づいて暗号化し、この暗号化したローリングコードに対し送信毎にビット長が変更される付加データを付加することで可変暗号化ローリングコードを生成し、この可変暗号化ローリングコードを用いてＩＤコードを暗号化して送信コードを生成する。 - 特許庁

A storage element (MC) is constituted of four variable resistance elements (VREa-VREd) arranged circularly, write-in bit lines (WBLa, WBLb) and digit lines (DLa, DLb) are current-driven, and a magnetic field having intensity in accordance with data of arithmetic operation and contents of arithmetic operation is applied to the variable resistance element.例文帳に追加

環状に配置される４個の可変抵抗素子（ＶＲＥａ−ＶＲＥｄ）で記憶素子（ＭＣ）を構成し、書込ビット線（ＷＢＬａ，ＷＢＬｂ）およびデジット線（ＤＬａ，ＤＬｂ）を電流駆動して、可変磁性体抵抗素子に演算データおよび演算内容に応じた強度の磁界を印加する。 - 特許庁

A method for transcoding compressed data of the present invention includes the steps of: receiving a bitstream including compressed data which are compressed by an encoder; performing variable length decoding of the bitstream to obtain block data; multiplying the block data by a quantization scale rate; and performing variable length encoding of the bitstream to generate the compressed data with the desired bit rate.例文帳に追加

本発明の圧縮データのトランスコード方法は、エンコーダによって圧縮された圧縮データを含むビットストリームを受信し、該ビットストリームに可変長デコードを行ってブロックデータを得て、該ブロックデータに量子化スケールレートを掛け、該ビットストリームに可変長エンコードを行い、所定のビットレートの圧縮データを発生させるステップを含む。 - 特許庁

An image processing method which decodes progressive JPEG bit streams has a step of dividing code sequences included in the bit streams into blocks that are composed of DC coefficients and AC coefficients, and variable-length-decoding the DC coefficients, and a step of variable-length-decoding the AC coefficients using the decoded DC coefficients and generating high resolution display image data.例文帳に追加

本発明に係る画像処理方法は、プログレッシブＪＰＥＧビットストリームを復号するための画像処理方法であって、前記ビットストリームに含まれる符号列を、ＤＣ係数とＡＣ係数とからなるブロックとして、最初に、前記ＤＣ係数を可変長復号するステップと、それ以降に、前記復号したＤＣ係数を用いて、前記ＡＣ係数を可変長復号して、高解像度の表示用画像データを生成するステップと、を有することを特徴とする。 - 特許庁

An IP address where the number of valid bids is variable and a flag column for identifying whether each bit is valid or invalid corresponding to each bit of the IP address are stored, and longest matching retrieval is executed by a binary search method by using retrieval key data for retrieving the longest matched IP address from the stored IP addresses and the pattern of a retrieval mask key global mask indicating a valid bit area.例文帳に追加

有効ビット数が可変なＩＰアドレスとともに、そのＩＰアドレスの各ビットに対応して各ビットが有効なビットであるか無効なビットであるかを識別するフラグ列を記憶しておき、検索にあたっては、記憶されているＩＰアドレスの中から最長に一致するＩＰアドレスを検索するための検索キーデータと有効ビット領域を表わす検索マスクキーグローバルマスクのパターンとを用いて二分検索法により検索を行なう。 - 特許庁

The device adopts a variable bus-bit width in the image processing data path, can generate high precision output, regardless of the digital gain value, and is further provided with a series fixed pattern noise correction block and a digital gain processing block in the data path.例文帳に追加

画像処理データ路に可変バスビット幅を採用し、デジタル利得値にかかわらず高精度の出力を発生させることができ、さらにデータ路中に列固定パターン雑音補正ブロック及びデジタル利得処理ブロックを有する。 - 特許庁

A variable length encoding section 107 or 110 outputs an encoded bit stream by one block on the basis of symbol data comprising combinations of zero length and non-zero coefficient of received data and a prediction error distributed by a distribution section 105.例文帳に追加

可変長符号化部１０７又は１１０は、入力されたデータのゼロレングスと非ゼロ係数との組み合わせから成るシンボル・データと分配部１０５で分配される予測誤差値に基づいて、１ブロック分の符号化ビット列を出力する。 - 特許庁

In a memory for storing check node messages, the total number of branches×a code 1 bit, the minimum value of absolute values of messages to be input from each variable node, the second minimum value×the number of lines, and positional information on the minimum value×the number of lines are stored.例文帳に追加

チェックノードメッセージ格納用メモリには、全枝数×符号１ビットと、各バリアブルノードからそれぞれ入力されるメッセージの絶対値の最小値と第２最小値×行数と、最小値の位置情報×行数を格納する。 - 特許庁

The semiconductor memory device is provided with a memory cell array MA in which memory cells MC in which diodes Di and variable resistance elements VR are connected in series respectively are arranged at cross parts of a plurality of bit lines BL and a plurality of word lines WL.例文帳に追加

半導体記憶装置は、ダイオードＤｉと可変抵抗素子ＶＲとを直列接続してなるメモリセルＭＣが複数のビット線ＢＬ及び複数のワード線ＷＬの交差部に配置されたメモリセルアレイＭＡを備える。 - 特許庁

An output of the OR gate 510 is inputted to the right shifter 511, and a bit number (code length of variable length code word 1 + number of bits of additional data 1) measured by a code length measuring instrument 530 is further inputted to the right shifter 511.例文帳に追加

ＯＲゲート５１０の出力は右シフタ５１１に入力され、更に右シフタ５１１には符号長計測器５３０により計測されたビット数（可変長符号語１の符号長＋付加データ１のビット数）が入力される。 - 特許庁

To obtain a novel service quality (QoS) scheduling mechanism that properly transfers a variable bit rate video image through a cable in compliance with the DOCSIS(Data Over Cable System Interface Specifications) to enhance the utilization of a bandwidth and wait time distribution.例文帳に追加

帯域幅利用および待ち時間配信を向上させる、（データオーバーケーブルシステムインターフェース仕様）ＤＯＣＳＩＳ準拠ケーブルで、可変ビットレート映像を転送するのに適切な、新規なサービス品質（ＱｏＳ）スケジューリングメカニズムを得ること。 - 特許庁

The memory device includes: a memory cell MC configured by connecting a variable cell resistor Rcell and an access transistor AT in series between a plate line PL and a bit line BL; a drive control unit (a reference voltage generation control circuit 14 is a principal part); and the sense amplifier 7.例文帳に追加

可変セル抵抗ＲcellとアクセストランジスタＡＴをプレート線ＰＬとビット線ＢＬとの間に直列接続させているメモリセルＭＣと、駆動制御部（参照電圧発生制御回路１４が要部）と、センスアンプ７とを有する。 - 特許庁

When a bit rate of an optical signal is Bb/s, a band pass filter 42 extracts BHz component from a base band signal obtained by a receiver side light receiving device 40 and a variable dispersion compensation device 34 is controlled so as to minimize an intensity of the extracted signal.例文帳に追加

光信号のビットレートがＢｂ／ｓであるとき、受信側の受光器４０で得られるベースバンド信号からバンドパスフィルタ４２でＢHz成分を抽出しその強度が極小となるように可変分散補償器３４を制御する。 - 特許庁

A semiconductor memory device has a control circuit in which reading operation for determining the resistance state of a variable resistive element VR is executed by applying a prescribed voltage to the selected memory cell MC arranged at the crossing part of a selected bit line BL and a selected word line WL and by detecting a current Icell flowing in the selected bit line BL.例文帳に追加

半導体記憶装置は、選択されたビット線ＢＬ及び選択されたワード線ＷＬの交差部に配置された選択メモリセルＭＣに所定の電圧を印加して、選択されたビット線ＢＬに流れる電流Ｉｃｅｌｌを検知することにより、可変抵抗素子ＶＲの抵抗状態を判定する読み出し動作を実行する制御回路を備える。 - 特許庁

The semiconductor storage device is provided with: memory cell arrays MA including a plurality of mutually parallel word lines WL; a plurality of mutually parallel bit lines BL formed so as to cross the word lines WL; and memory cells MC which are arranged at intersections with the word lines WL and the bit lines BL and each of which has a variable register VR and a diode Di connected thereto serially.例文帳に追加

半導体記憶装置は、互いに平行な複数のワード線ＷＬと、ワード線ＷＬと交差するように形成された互いに平行な複数のビット線ＢＬと、ワード線ＷＬとビット線ＢＬとの各交差部に配置され、可変抵抗素子ＶＲとダイオードＤｉとが直列接続されたメモリセルＭＣを含むメモリセルアレイＭＡとを備える。 - 特許庁

The device is equipped with a control means 16 which decides the CBR system whose digital signal has a fixed bit rate or the VBR system whose digital signal has a variable bit rate by counting the number of sync blocks in which effective data are recorded among a plurality of sync blocks constituting a digital signal and sets a recording mode corresponding to the decision result.例文帳に追加

デジタル信号を構成する複数のシンクブロックの内有効データが記録されているシンクブロックの数を所定時間単位で数えて前記デジタル信号が一定のビットレートであるＣＢＲ方式かビットレートが変化するＶＢＲ方式かを判別し、判別結果に応じた記録モードを設定する制御手段１６を備えたことを特徴とする。 - 特許庁

A coherent interference effect between two beams is used, wherein one beam is delayed by a controllably variable time delay with respect to another analogous beam, to obtain a convolutional profile of the oscillatory component of an interference amplitude as a function of the time delay, having a peak value representing performance clearance between a zero bit and a 1 bit.例文帳に追加

ゼロ・ビットおよび１ビットの間のパフォーマンス・クリアランスを表すピーク値を有する、時間遅延の関数として干渉振幅の振動成分の畳み込み特性を取得するために、一方のビームはもう一方の類似したビームに関して制御可能に可変な時間遅延だけ遅らせた２つのビーム間のコヒーレント干渉効果が使用される。 - 特許庁

In addition, the information reproducing device 1 divides the offset data showing the detected offset controlled variable into first offset data equal to or greater than the least significant bit unit of AD conversion and second offset data smaller than the least significant bit unit and performs digital offset correction with the first offset data and analog offset correction with the second offset data.例文帳に追加

また、情報再生装置１は、検出されたオフセット制御量を示すオフセットデータをＡＤ変換の最下位ｂｉｔ単位以上の第１のオフセットデータと、最下位ｂｉｔ単位よりも小さい第２のオフセットデータとに分割して、第１のオフセットデータでデジタルオフセット補正を行い、第２のオフセットデータでアナログオフセット補正を行う。 - 特許庁