「bits」に関連した英語例文の一覧と使い方(16ページ目) - Weblio英語例文検索

Through the comparison below the mask, various bits in the input key are compared with various bits in a 1st leaf pattern under the mask specified with the 2nd leaf pattern.例文帳に追加

マスク下の比較では、入力キー内の諸ビットが、第２リーフ・パターンで特定されたマスク下で、第１リーフ・パターン内の諸ビットと比較される。 - 特許庁

Moreover, reading of the digital video signals of low-order bits from the memory is eliminated.例文帳に追加

また、メモリからの下位ビットのデジタルビデオ信号の読み出しを無くす。 - 特許庁

Each radio terminal equipment 12 and 14 generates the up radio frame of constitution adding redundant bits such as error correction, synchronous bits and guard bits to the inputted (up) ATM cell and transmit it to a radio base station 15.例文帳に追加

無線端末機１２及び１４は、入力されたＡＴＭセル（上り）に誤り訂正、同期ビット、ガードビット等の冗長ビットを付加した構成の上り無線フレームを生成して無線基地局１５へ送信する。 - 特許庁

This data processor is provided with a means FF of selecting whether reading an instruction of a CPU by 16 bits (a first number of words) or 32 bits (a second number of words).例文帳に追加

ＣＰＵの命令リードを１６ビット（第１の語数）で行うか、３２ビット（第２の語数）で行うかを選択する手段（ＦＦ）を設ける。 - 特許庁

Namely when the V[11:0] is even frames, video data V[11:2] having 10 quantized bits obtained by omitting two lower bits are outputted (S1, S2).例文帳に追加

すなわち、Ｖ［１１：０］が偶数フレームの時には、下位２ビットを切り捨てた量子化ビット数１０ビットのビデオデータＶ［１１：２］を出力する（S1,S3）。 - 特許庁

A computing part 20 conducts butterfly computation using (m+e) bits of data as an input to output a computed result as (m+e) bits of data.例文帳に追加

演算部２０は、（ｍ＋ｅ）ビットのデータを入力とし、バタフライ演算を行って、演算結果を（ｍ＋ｅ）ビットのデータとして出力する。 - 特許庁

In this way, the data amount of each color data per pixel is made into 6 bits and the data amount of image data per pixel is made into 18 bits.例文帳に追加

これにより、１画素あたりの各色データのデータ量をそれぞれ６ビットにし、１画素あたりの画像データのデータ量を１８ビットにする。 - 特許庁

The semiconductor device includes a central processing unit for output of an address and a cache memory for holding index bits and tag bits.例文帳に追加

本発明に係る半導体装置は、アドレスを出力する中央処理装置と、インデックスビットおよびタグビットを保持するキャッシュメモリとを有する。 - 特許庁

The D/A converter 40 applies D/A conversion to high-order byte (in 8 bits) and low-order byte (in 8 bits) to provide outputs of analog signals from terminals DA1, DA0.例文帳に追加

Ｄ／Ａコンバータ４０は、８ビットの上位バイトと下位バイトＤ／Ａ変換して端子ＤＡ１とＤＡ０からアナログ信号を出力する。 - 特許庁

To accurately transmit the data of a format for the unit of 10 bits to a device for processing respective samples in units of eight bits.例文帳に追加

各サンプルを、８ビットを単位として処理する装置に対して、１０ビットを単位とするフォーマットのデータで、正確に伝送できるようにする。 - 特許庁

Data bits are vertically stored at multiple memory positions along a stack (50).例文帳に追加

データ・ビットはスタック（５０）に沿う複数のメモリ位置に垂直に記憶する。 - 特許庁

An encoder 113a generates 10 bits video signals Sa, Sb of an A system and a B system on the basis of 12 bits input video signal Sin.例文帳に追加

エンコーダ１１３ａは、１２ビットの入力映像信号Ｓinに基づいて、Ａ系、Ｂ系の１０ビットの映像信号Ｓａ，Ｓｂを生成する。 - 特許庁

The multiple data bits can be stored at the multiple stack memory positions.例文帳に追加

複数のスタック・メモリ位置は複数のデータ・ビットを記憶することができる。 - 特許庁

The bank bits are converted according to the designated bits of the row address which correspond to the size of the allocated unit of the logical address, to generate a physical address.例文帳に追加

バンクビットは、ローアドレスのうち、論理アドレスの割り当て単位のサイズに対応する指定ビットに基づいて変換され、物理アドレスが生成される。 - 特許庁

Further, reading of a digital video signal of the low rank bits from the memory is eliminated.例文帳に追加

また、メモリからの下位ビットのデジタルビデオ信号の読み出しを無くす。 - 特許庁

This data processor is provided with a means (FF) for determining whether the instruction of a CPU should be read with 16 bits (first number of words) or 32 bits (second number of words).例文帳に追加

ＣＰＵの命令リードを１６ビット（第１の語数）で行うか、３２ビット（第２の語数）で行うかを選択する手段（ＦＦ）を設ける。 - 特許庁

Compressed gradation data, in which lower-order bits of gradation data are cut off, are stored in an LUT 4 so as to be made accessible with upper-order bits to be inputted.例文帳に追加

階調データの下位ビットを切り捨てた圧縮階調データをＬＵＴ４に入力される上位ビットでアクセス可能に記憶する。 - 特許庁

In the counter 30 of binary n bits, the count operation of the low order j bits as 0 is stopped according to the initial value LD, and a count operation of high n-j bits is performed in accordance with the operation clock signal CLK.例文帳に追加

２進ｎビットのカウント部３０では、初期値ＬＤに応じて０である下位ｊビットのカウント動作が停止され、上位ｎ−ｊビットのカウント動作が動作クロック信号ＣＬＫに従って行われる。 - 特許庁

Thus, a wide memory space is accessed by the operand address of 16 bits.例文帳に追加

これにより、１６ビットのオペランドアドレスで広いメモリ空間をアクセスする。 - 特許庁

This allows to transmit multiple bits of logical value with a single line.例文帳に追加

このため、１本の信号線で複数ビットの論理値を伝送できる。 - 特許庁

An effective address cache reads out a value corresponding to a second subset of the higher-order bits of a memory address corresponding to a first subset of a plurality of the higher-order bits and the lower-order bits of a plurality of memory addresses accessed over recent periods.例文帳に追加

有効アドレス・キャッシュが、複数の最近アクセスされたメモリ・アドレスの複数の上位ビット、及び前記下位ビットの第１サブセットに対応したメモリ・アドレスの上位ビットの第２サブセットに対応する値を読み出す。 - 特許庁

When the number of bits of the indexes B1 and B2 is both 0, no multiplication takes place.例文帳に追加

べき指数Ｂ1，Ｂ2のビットが共に０であれば、乗算はしない。 - 特許庁

The dummy bits of random number values are inserted into predetermined bits for a signal to be outputted to the outside of a chip, the dummy bits are separated and removed at first, and signal processing is carried out at the chip side which inputs this signal.例文帳に追加

チップ外部へ出力する信号に対して所定のビットに乱数値のダミービットを挿入し、この信号を入力するチップ側では最初にダミービットを分離除去してから信号処理を行なう。 - 特許庁

In the current sources 11_D0-11_D5, current values of the current sources 11_D0-11_D3 corresponding to the lower four bits are weighted according to the corresponding bits relative to a current value I of the current sources 11_D4, 11_D5 corresponding to the higher two bits.例文帳に追加

電流源１１_D0〜１１_D5は、上位２ビットに対応する電流源１１_D4，１１_D5の電流値Ｉに対して、下位４ビットに対応する電流源１１_D0〜１１_D3の電流値が、対応するビットに応じて重み付けされる。 - 特許庁

For example, when an interchangeable product of 288M/256M bits is used as a product of 256 bits, parity data is written in a specific segment 25 of a unit 17.例文帳に追加

たとえば、２８８Ｍ／２５６Ｍビット互換品を２５６Ｍビット品として使用する場合、ユニット１７の特定のセグメント２５にパリティデータを書き込む。 - 特許庁

Period address data 21 are set as 'm bits', and the constitution of period memories 13 and 14 is respectively set as '2n-1word*n bits', and period data are set as maximum '2n bits', and a counter 11 is set as a '2n bit' counter, and the period of a clock signal 22 is set as T.例文帳に追加

ピリオドアドレスデータ２１を“ｍビット”、ピリオドメモリ１３、１４の構成をそれぞれ“２^m-1ワード＊ｎビット”、ピリオドデータを最大“２ｎビット”、カウンタ１１を“２ｎビット”カウンタ、クロック信号２２の周期をＴとする。 - 特許庁

(2): The number of division of the division display periods Tr_m+1 corresponding to (m+1) bits is not more than the number of division of the display periods Tr_m corresponding to the m bits.例文帳に追加

（ｍ＋１）ビットに対応する表示期間Ｔｒ_m+1の分割数は、ｍビットに対応する表示期間Ｔｒ_mの分割数以下である。 - 特許庁

A toggling detector 61 detects toggling of bits constituting a color signal RGB, and an adder 62 calculates the number of toggled bits.例文帳に追加

色信号ＲＧＢを構成するビットのトグリングをトグリング検出器６１で検出し、トグリングされたビット数を加算器６２により計算する。 - 特許庁

In this display device, voltages corresponding to (k) bits in (i) bits of display data are applied to signal electrodes in one selected pattern period in one selection period.例文帳に追加

１選択期間の中の１選択パターン期間に表示データｉビット中のｋビットに対応する電圧を信号電極に印加する。 - 特許庁

The converters transform the parallel data bits to a burst of eight serial data bits and apply the burst to each of four data bus terminals 160.例文帳に追加

上記コンバータは上記パラレルデータビットを８つのシリアルデータビットのバーストに変換し、上記バーストを４つのデータバス端子１６０それぞれに付与する。 - 特許庁

The data verification method does not verify the remaining bits of the memory cell of which the part of the bits do not coincide with the external data.例文帳に追加

データ検証方法は、一部ビットと外部データとが互いに一致しないメモリセルに対して、残りのビットを検証する段階を行わない。 - 特許庁

When '1' is written in all N bits, at the time of next 'on' of the ignition key, cells of N bits in the main counter region CM are erased en bloc.例文帳に追加

Ｎビットのすべてに「１」が書き込まれると、次のイグニッションキーオン時には、メインカウンタ領域ＣＭ内のＮビットのセルが一括消去される。 - 特許庁

The jitter analysis results only about the selected bits is also displayed.例文帳に追加

また、選択されたビットのみについてのジッタ分析結果を表示する。 - 特許庁

The device is provided with digital-to analog converters 29R1 and 29R2 for converting the image data of the upper a bits and the lower B bits respectively to analog data.例文帳に追加

そして、上位Ａビットおよび下位Ｂビットの画像データをそれぞれアナログデータに変換するＤ／Ａコンバータ２９Ｒ_1 ・２９Ｒ_2 を設ける。 - 特許庁

, is superuser),POSIX.1-2001 permits implementation to indicate success for an X_OK check even if none of the execute file permission bits are set. 例文帳に追加

のチェックとして成功を返す実装が認められている。 - JM

The low order three bits (mask 0x7) get the current flag state, and the low order bits of the next nibble (mask 0x70) get the default flag state. (Since 1.1.54.) 例文帳に追加

(0x7)でマスクして得られる下位 3 ビットが現在のフラグの状態を示し、(0x70)でマスクして得られる次の 3 ビットがデフォルトのフラグの状態を示す。 - JM

Then the appropriate number of bits, according to the type of data item to be returned, is copied from the high-order bits of Xi and transformed into the returned value. 例文帳に追加

そして、返すべきデータの型に依存した適切なビット数が Xi の上位ビットからコピーされる。 最後に、この値を返り値に変換する。 - JM

mask contains bits that describe the event that occurred (see below). 例文帳に追加

maskには発生したイベント (下記参照) を記述するためのビットが含まれる。 - JM

Other mode bits of the created directory depend on the operating system. 例文帳に追加

作成されたディレクトリのその他のモードビットはオペレーティングシステムに依存する。 - JM

Set floating-point emulation control bits to arg2. 例文帳に追加

浮動小数点エミュレーション (floating-point emulation) 制御ビットをarg2 で指定された値に設定する。 - JM

These bits have the same format, and the same meaning, as the mode argument of open (2). 例文帳に追加

これらのビットはopen (2) のmode引き数と同じ形式で同じ意味を持つ。 - JM

logically ORed with a block count in the low 28 bits. 例文帳に追加

とブロックカウントの論理和(OR) をとった値を下位の 28ビットに含まねばならない。 - JM

the options can be set to the values defined in the corresponding bits. 例文帳に追加

オプションを対応するビットに対して定義されている値に設定できる。 - JM

If duration is not zero, it sends zero-valued bits for some implementation-defined length of time. 例文帳に追加

duration が 0 でない場合は、0 のビットを実装依存の時間間隔で送る。 - JM

The data selector 18 selects the bits corresponding to the bits detected by the reception data selection section 16 from the parallel data from the shift register 14 and outputs the data with the logical value of the bits as received data 26 for a prescribed period.例文帳に追加

データセレクタ18では、受信データ選択部16により検出されたビットに該当するビットをシフトレジスタ14からのパラレルデータから選択し、そのビットの論理値を有するデータを所定の期間受信データ26として出力する。 - 特許庁