「buffer-amplifier」に関連した英語例文の一覧と使い方(5ページ目) - Weblio英語例文検索

The alarm circuit is provided with a buffer amplifier 25 for inputting control voltage, an alarm adjustment circuit 26 for adding voltage adjusted by an alarm adjusting terminal to output voltage from the buffer amplifier 25 and outputting the added voltage and an amplifier 27 for amplifying the output of the alarm adjustment circuit 26 by reference voltage to which a temperature characteristic is added and outputting voltage obtained by adding offset to the control voltage.例文帳に追加

制御電圧を入力するバッファアンプ２５と、アラーム調整端子により調整された電圧と、バッファアンプ２５の出力電圧とを加算して出力するアラーム調整回路２６と、アラーム調整回路２６の出力を温度特性が付加されたリファレンス電圧により増幅して、制御電圧にオフセットを加えた電圧を出力するアンプ２７とを備えた。 - 特許庁

The level holding circuit is provided with a buffer amplifier circuit 1 wherein signals are inputted to a noninverted input terminal 5, and two holding circuit parts 2 and 3 whose input terminal is connected to the output terminal 7 of the buffer amplifier circuit 1 and which hold the maximum value or minimum value of signals outputted from the output terminal 7.例文帳に追加

レベル・ホールド回路は、非反転入力端子５に信号が入力されるバッファアンプ回路１と、入力端子がバッファアンプ回路１の出力端子７に接続され、この出力端子７から出力された信号の最大値又は最小値を保持する２つのホールド回路部２，３とを有する。 - 特許庁

A secondary Sallen-key filter circuit includes a first RC filter that has the resistor R1a, to which input voltage Vin is inputted and the capacitor C1a; a second RC filter that inclcudes the buffer amplifier Buff1, the resistor R2, and the capacitor C2; and the buffer amplifier Buff 2, and outputs the output voltage Vout.例文帳に追加

入力電圧Ｖｉｎが入力される抵抗Ｒ１ａとコンデンサＣ１ａからなる第１のＲＣフィルタ、バッファアンプＢｕｆｆ１、抵抗Ｒ２とコンデンサＣ２からなる第２のＲＣフィルタ、及びバッファアンプＢｕｆｆ２から２次のサレンキー型フィルタ回路が構成され、出力電圧Ｖｏｕｔが出力される。 - 特許庁

The auxiliary driving device 500 makes a VA, a VB or a non-voltage to be outputted from a three-state buffer changeover part 520 by signals from an auxiliary control part 540 and amplifies it in an auxiliary buffer amplifier 530 to output it from an ON/OFF switch 510.例文帳に追加

補助駆動装置５００では、補助コントロール部５４０からの信号により、３状態緩衝切換部５２３からＶＡ、ＶＢ又は無電圧を出力し、補助バッファアンプ５３０により増幅し、オンオフスイッチ５１０から出力させる。 - 特許庁

A switch 49 is connected in parallel to a capacitor 42 connected between an inversion input terminal and an output terminal of an operational amplifier 41, and the switch 49 is turned on to form structure of constituting a buffer circuit in the operational amplifier 41.例文帳に追加

オペアンプ４１の反転入力端子と出力端子との間に接続されるコンデンサ４２に対し、スイッチ４９を並列接続し、このスイッチ４９をＯＮさせることで、オペアンプ４１にてバッファ回路が構成される構造とする。 - 特許庁

The noise-educing circuit 30 is provided with an HPF 32, an amplifier 34, a full-wave rectifier circuit 36, a time constant circuit 100, a voltage comparator 40, single-shot circuit 42, an amplifier 50, a delay circuit 52, an FET 54, a capacitor 56, and a buffer 58.例文帳に追加

ノイズ除去回路３０は、ＨＰＦ３２、増幅器３４、全波整流回路３６、時定数回路１００、電圧比較器４０、１ショット回路４２、増幅器５０、遅延回路５２、ＦＥＴ５４、コンデンサ５６、バッファ５８を備える。 - 特許庁

The counter electrode circuit 204 is composed of a DC amplifying circuit 2, which is composed of an operational amplifier 4 and a buffer circuit 8 outputting a counter electrode signal 6 outputted by the operational amplifier with low impedance.例文帳に追加

対向電極回路２０４は、直流増幅回路２により構成され、直流増幅回路２は、オペアンプ４と同オペアンプが出力する対向電極信号６を低インピーダンスで出力するバッファ回路８により構成されている。 - 特許庁

An attenuator circuit 1 loweres input voltage 101 from a voltage input terminal to a transient-decay AC voltage 103 at an attenuation factor D, and inputs the transient-decay AC voltage 103 passed through a buffer amplifier 2 in a correction amplifier 3.例文帳に追加

アッテネータ回路１は、電圧入力端子からの入力電圧１０１を減衰率Ｄで減衰交流電圧１０３に降圧し、バッファアンプ２を経由した減衰交流電圧１０３を補正アンプ３に入力する。 - 特許庁

In the current clamp circuit 10 that limits an output current of the output current amplifier circuit 20 by using an operational amplifier 2 and the current buffer IC, a resistor 4 is connected to the output stage of the current buffer IC 1 and a load current limit means is connected in parallel with the current buffer IC 1 and the resistor 4 to limit a load current thereby clamping the output current.例文帳に追加

演算増幅器２と電流バッファＩＣ１を用いて出力電流を増幅する出力電流増幅回路２０において出力電流を制限する電流クランプ回路１０であって、抵抗器４は、前記電流バッファＩＣ１の出力段に接続され、負荷電流制限手段は、この電流バッファＩＣ１と抵抗器４に並列に接続され、負荷電流を制限することにより、電流をクランプする。 - 特許庁

To make needles flow of through current preventable by performing amplifying operation keeping an indefinite potential in a sense amplifier as it is, in a memory circuit performing such control that an output buffer is connected directly to a sense amplifier circuit, the sense amplifier circuit is utilized as an output data latch, and the sense amplifier circuit is brought into an operation state even at the time of other than read-out.例文帳に追加

センスアンプ回路に直接出力バッファを接続して、センスアンプ回路を出力データラッチとして利用し、データ読出し時以外にもセンスアンプ回路を動作状態とするような制御を行なう方式のメモリ回路において、センスアンプ回路が不確定な電位のまま増幅動作することによって不要な貫通電流が流れるのを防止できるようにする。 - 特許庁

To provide an operational amplifier circuit capable of realizing a voltage buffer which can prevent the occurrence of overshoot or undershoot in an output waveform at the rise of the operational amplifier circuit and at the time of a step input even when the output impedance of a module for generating an input signal to the operational amplifier circuit is high.例文帳に追加

演算増幅回路への入力信号を発生するモジュールの出力インピーダンスが高い場合においても、演算増幅回路の立ち上げ時およびステップ入力時の出力波形に、オーバーシュートやアンダーシュートを生じないような電圧バッファを実現できる演算増幅回路を提供する。 - 特許庁

An output buffer circuit (1) is constituted, which includes: a feedback amplifier circuit (2); an output circuit (3) which supplies an external output signal to an output node (N1) in response to an internal signal to be supplied from the feedback amplifier circuit (2); and a feedback shielding circuit (4) which prohibits supply of a feedback signal to the feedback amplifier circuit (2).例文帳に追加

帰還増幅回路（２）と、帰還増幅回路（２）から供給される内部信号に応答して出力ノード（Ｎ１）に外部出力信号を供給する出力回路（３）と、帰還増幅回路（２）に対する帰還信号の供給を禁止する帰還遮断回路（４）とを具備する出力バッファ回路（１）を構成する。 - 特許庁

An analog detection signal A0 is amplified by a buffer amplifier 21, subsequently amplified by a small signal amplifier 22 having a large gain for a small signal and by a large signal amplifier 22 having a small gain for a large signal, and converted to digital data by a small A/D 24 and by a large A/D 25, respectively.例文帳に追加

アナログ検出信号Ａ０を、バッファアンプ２１で増幅した後、小信号用の大きな利得を有する小信号用アンプ２２と、大信号用の小さな利得を有する大信号用アンプ２３とで増幅し、小信号用Ａ／Ｄ２４、大信号用Ａ／Ｄ２５でそれぞれディジタルデータに変換する。 - 特許庁

A driver amplifier 100 is an amplifier of a current outputting type in which a buffer circuit 10, which amplifies the voltage of an input signal vi by a gain 1 to obtain a current im according to the voltage, is provided as an inputting stage and a current amplifier circuit 12, which amplifies the current im by an amplification factor (m) to output, is provided as an outputting stage.例文帳に追加

ドライバアンプ100 は、入力信号v_iの電圧を利得１にて増幅してその電圧に応じた電流i_mを得るバッファ回路10を入力段として、その電流i_mを増幅率ｍにて増幅して出力する電流増幅回路12を出力段とする電流出力型の増幅器である。 - 特許庁

The input buffer circuit is provided with a differential amplifier 21 that generates an output signal to an output node in response to an input signal and a reference voltage, a current supply means 23 to reduce a leading time of the output signal of the differential amplifier 21, and a current discharge means 25 that reduces a trailing time of the output signal of the differential amplifier 21.例文帳に追加

入力信号と基準電圧に応答して出力ノードに出力信号を発生する差動増幅器と、差動増幅器の出力信号の立上り時間を縮めるための電流供給手段と、差動増幅器の出力信号の立下り時間を縮めるための電流排出手段とを具備する。 - 特許庁

The input buffer circuit 1 is provided with a differential amplifier circuit section 2, a propagation section 4, and NMOS transistors(TRs) Tn4, Tn5 and PMOS TRs Tp3-Tp5 acting as a control means.例文帳に追加

入力バッファ回路１は、差動アンプ回路部２と、伝搬部４と、制御手段としてのＮＭＯＳトランジスタＴn4，Ｔn5及びＰＭＯＳトランジスタＴp3〜Ｔp5とを備える。 - 特許庁

A code array part 11B has a memory 11BA including a plurality of second word lines and a second sense amplifier, A DQ buffer 11BB performs write-in/read-out for an array 11BA.例文帳に追加

コードアレイ部１１Ｂは複数の第２ワード線と第２センスアンプを含むメモリ１１ＢＡを有し、ＤＱバッファ１１ＢＢはアレイ１１ＢＡに対し書き込み／読み出しを行う。 - 特許庁

The buffer amplifier has two amplifying elements which are connected symmetrically, and an output terminal of each amplifying element is wound around a primary winding of an output transformer 5.例文帳に追加

緩衝増幅器は、対称形に接続された２個の増幅素子を有し、各増幅素子の出力端子が出力トランス５の一次巻線に接続されている。 - 特許庁

Accordingly, the time lag is not generated between the monitor signal output to the console section 1 through a buffer amplifier 73 and a mixer 74 and the sound emitted from the stage- speaker.例文帳に追加

これにより、バッファアンプ７３，ミキサ７４を介してコンソール部１に出力されたモニタ信号と、ステージ・スピーカら放音された音との間で時間差が生じないようになる。 - 特許庁

At the time of the recording, an output buffer circuit 18 for a reproducing amplifier 401, to which the output signal from the magnetic head for the reproduction selected only at the time of the reproduction is transmitted, is turned off.例文帳に追加

記録時には、再生時にのみ選択される再生用磁気ヘッドの出力信号が伝送される再生アンプ４０１の出力バッファ回路１８をオフする。 - 特許庁

The common input lines (CCL_1 to CCL_k) of the respective DACs are connected to the three data lines through transistors (Tr_1, Tr_2, Tr_3) within a signal selection section (252) and an amplifier (AMP) within an output buffer section (260).例文帳に追加

各ＤＡＣの共通出力ライン（COL_1〜COL_k）は信号選択部（252）内のトランジスタ（Tr_1 、Tr_2、Tr_3）と出力バッファ部（260）内のアンプ（AMP）とを通して三つのデータラインに連結されている。 - 特許庁

An analog buffer 2 is equipped with an amplifier 3 in which an input terminal 31 is grounded virtually, a pair of sample hold capacitors CHOLDA and CHOLDB, a sampling switching means, and an output switching means.例文帳に追加

アナログバッファ２は、入力端子３１が仮想接地されたアンプ３、一対のサンプルホールドコンデンサＣＨＯＬＤＡ，ＣＨＯＬＤＢ、サンプリング切り替え手段および出力切り替え手段を備える。 - 特許庁

A data array part 11A has a memory 11AA including a plurality of first word lines and a first sense amplifier, a DQ buffer 11AB performs write-in/read-out for the memory 11AA.例文帳に追加

データアレイ部１１Ａは複数の第１ワード線と第１センスアンプを含むメモリ１１ＡＡを有し、ＤＱバッファ１１ＡＢはメモリ１１ＡＡに対し書き込み／読み出しを行う。 - 特許庁

The system nodes are connected to the bus by means of signal conditioning circuits, which may include correction circuits, an amplifier, a frequency multiplier, a logic translator, and a fan buffer.例文帳に追加

システムノードは信号調整回路を用いてバスに接続され、信号調整回路は、補正回路、増幅器、周波数逓倍器、論理変換器、およびファンバッファを含んでいてもよい。 - 特許庁

The output signal of each buffer 21 is compared with a reference value by means of each differential amplifier circuit 23 and the compared results are inputted to an AND circuit 24 or OR circuit 25.例文帳に追加

各出力バッファ２１の出力信号は各差動増幅回路により基準値と比較され、その比較結果がＡＮＤ回路又はＯＲ回路に入力される。 - 特許庁

A photodetector 1 includes: a light shielding phototransistor T0; the phototransistor T1; a buffer amplifier Buf; a constant current source 2; and a current-voltage converter 3, and the like.例文帳に追加

光検出器１は、遮光フォトトランジスタＴ０と、フォトトランジスＴ１と、緩衝増幅器Ｂｕｆと、定電流源２と、電流−電圧変換器３等とを有する。 - 特許庁

The input circuit of the mixer circuit is provided with a voltage comparator circuit 16A which compares voltage of DC potential VRX of the output end of the signal source 15A and DC potential VS of an input end of the buffer amplifier.例文帳に追加

信号源１５Ａの出力端の直流電位ＶRXと、バッファアンプの入力端の直流電位ＶSとを電圧比較する電圧比較回路１６Ａを設ける。 - 特許庁

To provide a filter circuit comprising a gm amplifier, a capacitor and a buffer circuit whose offset voltage is constant even when the cut-off frequency is changed.例文帳に追加

ｇｍアンプとコンデンサとバッファ回路とからなるフィルタ回路において、カットオフ周波数の値を変化させても、オフセット電圧が一定であるフィルタ回路を提供する。 - 特許庁

Either the output terminal of the buffer amplifier 7 or the input terminals of the ADC 5 are led out as external terminals (T_1, T_2) of the semiconductor integrated circuit 1.例文帳に追加

バッファ増幅器７の出力端子とＡＤＣ５の入力端子のいずれか一方は、半導体集積回路１の外部端子(Ｔ_１、Ｔ_２)として外部に導出される。 - 特許庁

This invention is equipped with a shift register 1, a data latch circuit 2, a load latch circuit 3, a level shifter 4, a decoder 21, an output selecting circuit 22, a breeder 7, and a buffer amplifier 6.例文帳に追加

本発明は、シフトレジスタ１と、データラッチ回路２と、ロードラッチ回路３と、レベルシフタ４と、デコーダ２１と、出力選択回路２２と、ブリーダ７と、バッファアンプ６とを備えている。 - 特許庁

The electric circuit is provided with a discharge pressure detecting circuit 41, a signal processing circuit 62 equipped with a buffer circuit 42 and an amplifier circuit 47, a peak hold(P/H) circuit 64 and a CPU 61.例文帳に追加

電気回路において、吐出圧検出回路４１、バッファ回路４２と増幅回路４７を含む信号処理回路６２、ピークホールド回路６４、ＣＰＵ６１を設ける。 - 特許庁

The buffer amplifier 6a includes a drive power adjustment function of adjusting drive power in accordance with a drive power control signal input from the outside.例文帳に追加

バッファ増幅器６ａは、外部から入力される駆動力制御信号に応じて駆動力が調整される駆動力調整機能付きバッファ増幅器である。 - 特許庁

A second selector SEL2 receives an output signal S7 of the buffer amplifier 16 and outputs the output signal S7 selectively to either of the corresponding data line DL and A/D converter 30.例文帳に追加

第２セレクタＳＥＬ２は、バッファアンプ１６の出力信号Ｓ７を受け、対応するデータ線ＤＬおよびＡ／Ｄコンバータ３０のいずれかに選択的に出力する。 - 特許庁

A PWM circuit 3 converts output data of a calculator 2 into a pulse width modulated signal, and outputs it to a load (speaker) 6 via a buffer amplifier 4 and a low-pass filter 5.例文帳に追加

ＰＷＭ回路３は演算器２の出力データをパルス幅変調信号に変換し、バッファアンプ４、ローパスフィルタ５を介して、負荷（スピーカ）６へ出力する。 - 特許庁

The buffer amplifier receives control signals and inputs buffered control signals to an active device provided with capacitance depending on the level of the buffered control signals.例文帳に追加

このバッファ増幅器は、制御信号を受け取り、バッファした制御信号のレベルに依存するキャパシタンスを有する能動デバイスに、バッファした制御信号を入力する。 - 特許庁

This switch 480 is turned on after completion of sufficient charging for the load capacity, thereby approximating an output voltage of the buffer amplifier 452 to an input voltage.例文帳に追加

負荷容量に対し十分な充電が終了した後にこのスイッチ４８０をオンすることで、バッファアンプ４５２の出力電圧をを入力電圧に近づける。 - 特許庁

A detection circuit 22 is connected via a buffer amplifier 24 to a point (a) away from the input terminal 110 of the irradiation coil 11 by a distance of n/2 wavelength (n: a natural number).例文帳に追加

照射コイル１１の入力端子１１０からの距離がｎ／２波長（ｎ：自然数）のａ点はバッファアンプ２４を介して検知回路２２が接続される。 - 特許庁

The wideband amplifier for expanding the bandwidth includes first and second amplifiers for amplifying an input signal, a buffering element, and a first inductive buffer.例文帳に追加

帯域幅を拡張するための広帯域増幅装置は、入力信号を増幅するための第１及び第２増幅素子、バッファリング素子及び第１インダクティブバッファを含む。 - 特許庁

A hold circuit 100 includes an input terminal 106, an output terminal 114, a MOS transistor 108 for switching, a hold capacitor 112, and a buffer amplifier 109.例文帳に追加

ホールド回路１００は、入力端子１０６と、出力端子１１４と、スイッチング用ＭＯＳトランジスタ１０８と、ホールドコンデンサ１１２とバッファアンプ１０９を備えている。 - 特許庁

The programming method of the NOR flash memory includes that data stored in a data buffer are programmed to a memory cell and during a program verification operation, a supply of current from a sense amplifier to the memory cell is controlled in accordance with the data stored in the data buffer.例文帳に追加

ＮＯＲフラッシュメモリ装置のプログラム方法は、データバッファに貯蔵されたデータをメモリセルにプログラムして、プログラム検証動作時に、前記データバッファに貯蔵されたデータに応じて感知増幅器から前記メモリセルへの電流供給を制御する。 - 特許庁

A main buffer amplifier 2 is provided at a post-stage directly after of an internal clock generator 1, buffer-amplifies an internal clock signal and outputs it, and the internal clock signal is transmitted to each control signal generating circuit 4a, 5a, 6a through a signal wiring 3.例文帳に追加

メインバッファアンプ２は内部クロック発生器１の直後の後段に設けられ、内部クロック信号を緩衝増幅して出力し、当該内部クロック信号は信号配線３により各制御信号発生回路４ａ，５ａ，６ａに伝送される。 - 特許庁

An amplifier section 44, an FM demodulation section 35 and a buffer amplifier section 37 that require processing of a high frequency signal especially are integrated in one chip, and the FM demodulation section 35 adopts a delay detection type FM demodulator optimum to the circuit integration.例文帳に追加

特に高周波信号を取り扱う必要のある増幅部３３、ＦＭ復調部３５、バッファ増幅部３７を同一チップ内に集積化し、ＦＭ復調部３５には、集積化に最適な遅延検波型ＦＭ復調器を構成するようにしている。 - 特許庁

To provide an input buffer circuit for a semiconductor integrated circuit device that is provided with a differential amplifier circuit where the power consumption is reduced when an input signal requires no amplification by the differential amplifier circuit.例文帳に追加

差動アンプ回路を備えた入力バッファ回路において、入力される信号が差動アンプ回路の増幅動作を必要としない場合には、低消費電力化を図ることができる半導体集積回路装置の入力バッファ回路を提供する。 - 特許庁

In the noise removing circuit 4, a direct current flow rate signal 3A from the sample holding unit 3 is sent to one input terminal of an operational amplifier 43 through a buffer 41 as a first input signal S1 and is sent to another input terminal of the operational amplifier 43 through a high-pass filter 44 and a buffer 42 as a second input signal S2.例文帳に追加

ノイズ除去回路４において、サンプルホールド部３からの直流流量信号３Ａをバッファ４１を介し第１の入力信号Ｓ１として演算増幅器４３の一方の入力端へ送り、ハイパスフィルタ４４およびバッファ４２を介し第２の入力信号Ｓ２として演算増幅器４３の他方の入力端へ送る。 - 特許庁

An infrared sensor of the present invention clamps a gate voltage of an amplifying transistor 75 in a column amplifier 7 while a non-sensitive pixel row is selected, supplies self heating information obtained from an optical non-sensitive pixel column provided to each row to a column buffer 9, and provides the self heating information to a source voltage of the column amplifier 7 from the column buffer 9.例文帳に追加

本発明の赤外線センサは、無感度画素行を選択しながらカラムアンプ７における増幅トランジスタ７５のゲート電圧をクランプし、かつ各行に設けられた光学的無感度画素列から得られる自己加熱情報を、カラムバッファ９に供給し、カラムバッファ９からカラムアンプ７のソース電圧に自己過熱情報を与える構造を有する。 - 特許庁