「buffer-amplifier」に関連した英語例文の一覧と使い方(8ページ目) - Weblio英語例文検索

The drain and source of an MOSFET Q1 are connected across the resistor R2 and when a switching part 3 turns on the MOSFET Q1, the operational amplifier 11 operates as a buffer to output the voltage V3 of an uninverted input terminal from the output terminal T1.例文帳に追加

また、抵抗Ｒ２と並列にＭＯＳＦＥＴＱ１のドレイン・ソース間が接続してあり、切替部３がＭＯＳＦＥＴＱ１をオンさせると、演算増幅器１１はバッファとして動作し、出力端子Ｔ１から非反転入力端子の電圧Ｖ３が出力される。 - 特許庁

To solve the problem that a current clamp circuit constituted such that a diode is connected in parallel to the series circuit of a buffer and a resistance and the output of an amplifier to which an input signal is input is input to the circuit, can not hold a clamp potential at a constant value when the potential of a load varies.例文帳に追加

バッファと抵抗の直列回路に並列にダイオードを接続し、この回路に入力信号が入力される増幅器の出力を入力する構成の電流クランプ回路は、負荷の電位が変動するとクランプ電位を一定値に保つことができなくなるという課題を解決する。 - 特許庁

To provide a multi-frequency radio device which is suitable for miniaturization and reduced power consumption and can select a predetermined multiplying frequency of a local oscillation circuit, by installing a switching and matching circuit that can switch matching states according to each frequency in an output of a buffer amplifier.例文帳に追加

緩衝増幅器の出力に、各々の周波数に応じて整合状態が切替可能な切替整合回路を設けることにより、小型化、低消費電力化に適し、局部発振回路の所定の逓倍周波数を選択できるマルチ周波数無線機を提供する。 - 特許庁

In the multi-frequency radio device which is possible to perform transmitting and receiving operations in two or more different frequencies, the switching and matching circuit is installed in the post-stage of a buffer amplifier which selectively supplies the predetermined multiplying frequency of a local oscillation frequency to a transmitting mixer and a receiving mixer.例文帳に追加

２つ以上の異なる周波数で送信および受信動作が可能なマルチ周波数無線機において、送信用ミキサおよび受信用ミキサに局部発振周波数の所定の逓倍周波数を選択的に供給する切替整合回路を緩衝増幅器の後段に設けた。 - 特許庁

The switch control of an output switch section 29 is performed so that the signal in the pixel column outputting the signal from the output terminal next may not be output from a buffer amplifier 30, until an effective pixel period in the pixel column outputting the signal from the output terminal first is completed.例文帳に追加

そして、先に出力端子から信号を出力する画素列における有効画素期間が終了するまでは、次に出力端子から信号を出力する画素列における信号がバッファアンプ３０から出力されないように出力切換部２９のスイッチ制御を行う。 - 特許庁

The amplifier 130 includes a variable amplifying stage 120 for amplifying a signal output to the pixel output line 106 using a gain selected from among a plurality of gains, and a buffer stage 132 in which signals output from the variable amplifying stage 120 are amplified and held by the holding capacitors 112s, 112n.例文帳に追加

増幅部１３０は、画素出力線１−６に出力された信号を複数のゲインのうち選択されたゲインで増幅する可変増幅段１２０と、可変増幅段１２０から出力される信号を増幅して保持容量１１２ｓ、１１２ｎに保持させるバッファ段１３２とを含む。 - 特許庁

The high-frequency apparatus, having a plurality of PLL circuits, comprises a buffer amplifier BUF1 inserted between those PLL circuits A on the side of feeding a reference signal used for phase comparison and those PLL circuits B on the side to be fed with the reference signal.例文帳に追加

本発明では、ＰＬＬ回路を複数有する高周波装置において、位相比較に用いる基準信号の供給側となるＰＬＬ回路Ａと、基準信号の被供給側となるＰＬＬ回路Ｂとの間に、バッファアンプＢＵＦ１を挿入した構成としている。 - 特許庁

To provide a non-feedback type class-D amplifier capable of making a circuit compact, in which effects of noise or switching noise caused by an oscillator can be reduced, output waveform distortion is eliminated and output buffer latch-up is prevented, thereby suppressing power consumption.例文帳に追加

回路の小型化が可能な無帰還型のＤ級増幅器において、発振器に由来するノイズやスイッチングノイズの影響の低減化を可能にして、出力波形の歪みをなくし、出力バッファのラッチアップを防止し、消費電力を抑制したＤ級増幅器を提供する。 - 特許庁

To provide an angular velocity sensor capable of reducing zero-point variation by preventing saturation of a charge/voltage conversion and buffer amplifier while using a simple circuit structure to thereby improve angular velocity measurement accuracy.例文帳に追加

本発明は、簡単な回路構成を用いながら電荷／電圧変換およびバッファアンプの飽和を防止することにより、０点変動を低減させることができ、これにより、角速度の測定精度の向上を図ることができる角速度センサを提供することを目的とするものである。 - 特許庁

A self-adjustment/external control switching variable reactance section 1 includes: a capacitor A16 for receiving a transmission signal input; a buffer 18 for receiving a control signal input; an inductor 14; a varactor diode 13; resistors B21, B15; a capacitor B15; a fixed voltage power supply 12; a circuit ground 19; a filter 11; and an amplifier 17.例文帳に追加

送信信号入力を受ける容量Ａ１６と、制御信号入力を受けるバッファ１８と、インダクタ１４と、可変容量ダイオード１３と、抵抗Ａ２０と、抵抗Ｂ２１と、容量Ｂ１５と、固定電圧電源１２と、回路グランド１９と、フィルタ１１と、増幅器１７とを備える。 - 特許庁

Then, V2-V1≠V1-Vss caused by dispersion of an offset voltage of a buffer circuit composed of an operational amplifier and that of an accuracy ratio of the tow resisters is corrected by trimming either of the two resisters, and the relation of V2-V1=V1-Vss is realized with accuracy.例文帳に追加

このとき２つの抵抗のうちどちらかをトリミングすることによりオペアンプで構成されるバッファ回路のオフセット電圧と２つの抵抗の比精度のバラツキから起こるＶ２−Ｖ１≠Ｖ１−Ｖｓｓを補正し、Ｖ２−Ｖ１＝Ｖ１−Ｖｓｓの関係を精度良く実現する。 - 特許庁

In the impedance measuring circuit 7, the clamp current to flow through a diode D1 by receiving the effect due to AC noise such as high-frequency noise or the like is prevented from flowing through the sensor current detecting resistor Rm, by an operational amplifier OP7 for a buffer, when the sensor current is detected.例文帳に追加

インピーダンス測定回路７においては、センサ電流を検出する際に、バッファ用オペアンプＯＰ７により、高周波ノイズ等の交流ノイズによる影響を受けてダイオードＤ１に流れるクランプ電流がセンサ電流検出用抵抗Ｒｍへ流れ込むことを防止する。 - 特許庁

The VCO circuit 100 is equipped with: a bias circuit 101 composed of a buffer circuit B11, a P-type MOS transistor Q11, and a capacitor C11; an amplifier A11; and a resonant circuit 102 composed of an inductor L11, a variable capacitor C12, a capacitor C13 with a switch, C14, etc.例文帳に追加

上記課題を解決するために、ＶＣＯ回路１００に、バッファ回路Ｂ１１、Ｐ型ＭＯＳトランジスタＱ１１及びキャパシタＣ１１からなるバイアス回路１０１と、アンプＡ１１と、インダクタＬ１１、可変キャパシタＣ１２、及びスイッチ付きキャパシタＣ１３、Ｃ１４、・・・からなる共振回路１０２と、を備える。 - 特許庁

The current path 159(j) reduces the electrostatic breakdown of an amplifier circuit 152a(j) and a buffer 156a(j) included in an X side level shifter 152 by the static electricity generated in the one one power supply line of the 3X side power supply line 503a and the 4X side power supply line 504a.例文帳に追加

電流経路１５９（ｊ）は、第３Ｘ側電源線５０３ａ及び第４Ｘ側電源線５０４ａのうち一方の電源線で発生した静電気によってＸ側レベルシフタ１５２に含まれる増幅回路１５２ａ（ｊ）及びバッファ１５６ａ（ｊ）が静電破壊されることを低減する。 - 特許庁

A power supply becoming the reference of a load circuit is constituted of a first inverter 1 and a buffer 2 having short-circuited input and output, and a hysteresis control circuit 5 regulates the amount of shift of first and second load circuits 3 and 4 based on the output from a differential amplifier 6 thus constituting hysteresis.例文帳に追加

入出力を短絡した第１のインバータ１とバッファ２とにより負荷回路の基準となる電圧源を構成し、差動増幅器６の出力を基にヒステリシス制御回路５が第１の負荷回路３と第２の負荷回路４のシフト量を調整することによってヒステリシスを構成する。 - 特許庁

In an output buffer 251 which applies a voltage to a source wiring, a bias circuit 262 gives a bias voltage for reducing a driving capability of an amplifier 261, and a first switch 263 is switched to an open state while a second switch 264 is switched to a closed state, for a prescribed period after the start of driving in one frame.例文帳に追加

ソース配線に電圧を印加する出力バッファ２５１において、１フレームにおける駆動開始後の所定期間では、バイアス回路２６２は増幅器２６１の駆動能力を低くするバイアス電圧を与え、第１のスイッチ２６３は開放状態になり、第２のスイッチ２６４は閉鎖状態になる。 - 特許庁

In this voltage controlled oscillator, parasitic element components that occur between both soldered lands can be reduced remarkably by arranging the soldered land 5a of the collector terminal 3 of a transistor 1 of oscillation and the soldered land 5b of the emitter terminal 4 of a transistor 2 for a buffer amplifier parallelly and also at the nearest positions.例文帳に追加

電圧制御発振器において発振用トランジスタ１のコレクタ端子３の半田付けランド５ａとバッファアンプ用トランジスタ２のエミッタ端子４の半田付けランド５ｂが平行かつ最寄りに配置することで、両半田付けランドとの間に発生する寄生素子成分を格段に低減させることができる。 - 特許庁

The input terminal 10a is connected with the photodiode PD, and this interface conversion device 10 inputs the electric current generated by the photodiode PD to the input terminal 10a, and outputs the signal of a frequency corresponding to the amplitude of the input electric current from the buffer amplifier 18 to the counting unit 19.例文帳に追加

このＩ／Ｆ変換装置１０は、入力端１０ａがフォトダイオードＰＤと接続されており、フォトダイオードＰＤで発生した電流を入力端１０ａに入力して、その入力した電流の大きさに応じた周波数の信号をバッファアンプ１８から計数部１９へ出力する。 - 特許庁

The sample-hold circuit 20 includes: a switch element 21 for sampling an input signal Vin; the capacitive element 22 for holding the sampled input signal with a charging voltage of Vc=Vin-Vce; and a buffer amplifier 23 for applying impedance conversion to the input signal Vin=Vc+Vce held in the capacitive element 22 and providing an output.例文帳に追加

サンプル・ホールド回路２０は、入力信号Ｖｉｎをサンプリングするスイッチ素子２１と、サンプリングされた入力信号ＶｉｎをＶｃ＝Ｖｉｎ−Ｖｃｅの充電電圧でホールドするコンデンサ素子２２と、コンデンサ素子２２にホールドされた入力信号Ｖｉｎ＝Ｖｃ＋Ｖｃｅをインピーダンス変換して出力するバッファアンプ２３とを有している。 - 特許庁

To satisfactorily maintain phase noise over a wide frequency range and also to reduce power consumption in an orthogonal oscillation circuit, where 1st and 2nd voltage-controlled oscillator circuits and 1st and 2nd buffer amplifier circuits are connected in a ring shape and which generates a high frequency signal that is equal in frequency and has phase shifted by 90°.例文帳に追加

第１および第２の電圧制御発振回路と、第１および第２のバッファ増幅回路とをリング状に接続して、周波数が等しく、位相が９０°ずれた高周波信号を発生する直交発振回路において、広い周波数レンジに亘って位相ノイズを良好に維持すると共に消費電力が少なくする。 - 特許庁

After control clock signal generating circuits 1a to 1l convert plural external clock signals to plural internal clock signals having an internal signal level by each input buffer amplifier, and generate control clock signals controlling operation of a semiconductor memory based on converted plural internal clock signals.例文帳に追加

制御クロック信号発生回路１ａ乃至１ｌは、複数の外部クロック信号をそれぞれ各入力バッファアンプにより内部信号レベルを有する複数の内部クロック信号に変換した後、変換された複数の内部クロック信号に基づいて半導体記憶装置の動作を制御する制御クロック信号を発生する。 - 特許庁

Inputted data are inputted to a voltage amplifier 3 from differential inputs TX+ and TX-through a PECL(positive referenced emitted-couple logic) inputting buffer 2 and, after the voltage is amplified, the voltage is damped by means of an attenuator 7, sent to a transmission line 8 through an AC coupling capacitor C, and impressed upon the resistor R and VCSEL.例文帳に追加

入力データは、差動入力ＴＸ＋，ＴＸ−からＰＥＣＬ入力バッファ２を介して、電圧増幅器３に入力されて電圧増幅後、減衰器７にて減衰されて、ＡＣ結合用コンデンサＣを介して伝送線路８に送られ、直列抵抗ＲおよびＶＣＳＥＬに印加される。 - 特許庁

A local read-out data driver (50) reduces power consumption by using a non-precharge data line and reduced output voltage variation, enables plural circuits to be multiplexed by the same data line by using try-state enable output, and improves data line switching speed as a buffer between a sense amplifier (20) and a data line.例文帳に追加

ローカル読出データドライバ（５０）は非プリチャージデータ線および減じられた出力電圧変動を用いて消費電力を減らし、トライステート可能出力を用いて複数の回路が同じデータ線で多重化されるのを可能にし、センスアンプ（２０）とデータ線との間のバッファとしてデータ線スイッチング速度を向上させる。 - 特許庁

To provide a PLL oscillation circuit which removes unnecessary frequency signal components in an oscillation loop with a simple structure to obtain stabilized oscillation output even when an oscillation frequency is changed to a wide band, as the PLL oscillation circuit including a buffer amplifier, a multiplication circuit, and a filter which removes the unnecessary frequency components in a loop.例文帳に追加

ループ中に、バッファアンプや逓倍回路と、不要周波数成分を除去するフィルタを含むＰＬＬ発振回路において、広帯域に発振周波数を変化させた場合でも、簡単な構成によって、発振ループ中の不要周波数信号成分を除去し、安定化した発振出力を得ることが可能なＰＬＬ発振回路を提供する。 - 特許庁

An input surge absorbing circuit 8 which absorbs an input surge from an input connector is constituted by putting a level shift circuit 9 which attenuates or shifts the level of an input signal and an electric signal converting circuit 10 such as an operational amplifier and a buffer circuit in one unit structure and then arranging and packaging a plurality of unit structures in parallel.例文帳に追加

入力コネクタからの入力サージを吸収する入力サージ吸収回路８と、入力した信号を減衰またはレベルシフトする減衰またはレベルシフト回路９と、オペアンプ、バッファ回路などの電気的信号変換回路１０を１つの単位構造とし、この単位構造を複数個並列に配置し、１つのパッケージとする。 - 特許庁

A sense amplifier part 106 reads a first plurality of bit data or a second plurality of bit data having second bit numbers being twice of the first plurality of bit data from a page buffer device 105 in accordance with an internal control signal having a period being twice of an external control signal for each second bit number and holds temporarily them as holding data.例文帳に追加

センスアンプ部１０６は、ページバッファ装置１０５から第１の複数ビットデータ又は当該第１の複数ビットデータの２倍の第２のビット数を有する複数の第２の複数ビットデータを前記第２のビット数ごと外部制御信号の２倍の周期を有する内部制御信号に応じて読み出して保持データとして一時的に保持する。 - 特許庁

A bottom clip PD amplifier has a current voltage converter 100 to take out the current detected by a photo diode(PD) 1 and convert it into a voltage signal, a clip circuit 200 to clip the laser-off section of the output signal of this current voltage converter 100, and a buffer circuit 300 to output the signal from the clip circuit after converting the impedance.例文帳に追加

ボトムクリップ型ＰＤアンプは、フォトダイオード（ＰＤ）１の検出電流を取り出して電圧信号に変換する電流電圧変換部１００と、この電流電圧変換部１００の出力信号のレーザオフ部をクリップするクリップ回路部２００と、このクリップ回路部２００からの信号をインピーダンス変換して出力するバッファ回路部３００とを有する。 - 特許庁

A short SW43 is provided for short-circuiting between the input side and the output side of a booster circuit 42 boosting a power supply voltage VCC supplied from the positive electrode side of a battery cell Vc5 to a drive voltage VCC1 for driving a MOS transistor in a buffer amplifier 30 in a saturation region to be supplied as a drive voltage.例文帳に追加

電池セルＶｃ５の正極側から供給される電源電圧ＶＣＣをバッファアンプ３０内のＭＯＳトランジスタを飽和領域で駆動させることができる駆動電圧ＶＣＣ１に昇圧して駆動電圧として供給する昇圧回路４２の入力側と出力側とを短絡させるショートＳＷ４３を備える。 - 特許庁

When received data is switched from sound data (data (1), (2)) of the first sound source to sound data (data (3)) of the second sound source, a control value of the output volume of the sound data of the second sound source is supplied to an amplifier according to the timing that the sound data of the second sound source is supplied from the output buffer to a D/A converter.例文帳に追加

受信したデータが第１の音源の音声データ（データ（１），（２））から第２の音源の音声データ（データ（３））に切り替わった場合、第２の音源の音声データが出力バッファからＤ／Ａ変換器に供給されるタイミングに合わせて、第２の音源の音声データの出力音量の制御値を増幅器に供給する。 - 特許庁

When the test signal 38 is input in the DQM switch circuit 27, a mask/disable signal (MASK0 or MASK1) input to any one of two mask/ disable terminal (DQML, DQMU) is output to a write amplifier/sense buffer 15 as the mask/disable signal input from both terminals of DQML and DQMU.例文帳に追加

ＤＱＭ切り替え回路２７において、そのテスト信号３８が入力されると、２つのマスク／ディセーブル端子（ＤＱＭＬ、ＤＱＭＵ）のいずれか１つに入力されるマスク／ディセーブル信号（ＭＡＳＫ０またはＭＡＳＫ１）を、ＤＱＭＬおよびＤＱＭＵの両端子から入力されたマスク／ディセーブル信号としてライトアンプ／センスバッファ１５に出力する。 - 特許庁

When a charged substance approaches to the antenna 1, an output thereof is outputted from the absolute value circuit 23 via the buffer amplifier, a transistor 24 is turned on thereby, an output is provided from the analog output terminal J1-1 or a digital output terminal J1-2, and a light emitting diode 25 is lighted on and a buzzer 27 is sounded to notify the approach of the charged substance.例文帳に追加

アンテナ１に電荷を持つものが近づくと、それによる入力がバッファアンプを介して絶対値回路２３から出力され、それによりトランジスタ２４がオンになり、アナログ出力端子Ｊ１−１またはデジタル出力端子Ｊ１−２から出力が得られるとともに発光ダイオード２５が点灯しブザー２７が鳴り響いて電荷の接近を警告する。 - 特許庁

A buffer amplifier 1 of wide band low impedance which reduces output impedance of a transistor Q0 is inserted between the transistor Q0 being the signal source and a transistor Q1 constituting the current mirror with this transistor Q0, thereby, output capacity of the laser drive circuit can be reduced even when the number of transistors Q1, Q2, ... Qn constituting the output stage are many.例文帳に追加

信号源となるトランジスターＱ０と、このトランジスターＱ０とカレントミラーを構成するトランジスターＱ１との間に、トランジスターＱ０の出力インピーダンスを低下させる広帯域低インピーダンスのバッファアンプ1を挿入し、これにより、出力段を構成するトランジスターＱ１、Ｑ２、・・・Ｑｎの数が多い場合でも、レーザー駆動回路の出力容量を低下させることができる。 - 特許庁

The driving device receives input voltage at an input terminal and generates an output voltage at the output terminal and is provided with an output buffer 21, electrically connected between the input terminal and the output terminal and an operational amplifier 22, which is electrically connected between the input terminal and the output terminal and is selectively turned on to, drive the output voltage at equal level as that of the input voltage.例文帳に追加

入力端子で入力電圧を受け取り、出力端子で出力電圧を発生する駆動装置であって、入力端子と出力端子の間に電気的に接続された出力バッファ２１と、入力端子と出力端子の間に電気的に接続され、選択的にオンされ、出力電圧を入力電圧に等しいレベルに駆動するオペアンプ２２とを備えてなる。 - 特許庁

When internal peripheral circuits including a column decoder 108 are operated, a VDCE signal is outputted from a clock generating circuit 113, when it is inputted to a VDC circuit 117 for periphery, supply capability of int.Vcc is improved, int.Vcc is supplied to the internal peripheral circuits including the column decoder 108 and excluding an input means 120, an output buffer 112, and a sense amplifier 109.例文帳に追加

コラムデコーダ１０８を含む内部周辺回路の動作時に、クロック発生回路１１３からＶＤＣＥ信号が出力され、周辺用ＶＤＣ回路１１７に入力されると、ｉｎｔ．Ｖｃｃの供給能力が向上し、入力手段１２０，出力バッファ１１２，センスアンプ１０９を除くコラムデコーダ１０８を含む内部周辺回路にｉｎｔ．Ｖｃｃを供給する。 - 特許庁

While when using the data bus lines 6a and 6b as two single data buses, a differential amplifier 42 transmits data to data bus lines 102a and 102b as they are, a data signal DATA2 is applied to the data bus line 6b by the switching circuit 26, the output buffer circuit 46 is activated by the switching circuit 72, and data are outputted from an output node NOUT2.例文帳に追加

一方、データバス線６ａ、６ｂを２本の単一データバスとして使用する場合には、差動増幅器４２はデータをそのままデータバス線１０２ａ、１０２ｂに伝達し、切換回路２６によってデータ信号ＤＡＴＡ２がデータバス線６ｂに与えられ、切換回路７２によって出力バッファ回路４６が活性化されて出力ノードＮＯＵＴ２からデータが出力される。 - 特許庁

This method and the device have a step which generates a pluratity of detected electrical signals from a photo detector, a step which produces a pluratity of amplified signals by amplifying the electrical signals using a series buffer amplifier, a step which performs the sampling of the several amplified signals using a relative double sampling circuit, and a step which clamps the signals in response to supersaturation.例文帳に追加

本方法及び装置は複数の検出された電気信号を光検出素子から発生させるステップと、列バッファ増幅器を用いて上記電気信号を増幅して、複数の増幅信号を生みだすステップと、相関２重サンプリング回路を用いて上記増幅信号のいくつかのサンプリングを行うステップと、過飽和状態に応答して信号をクランプするステップとを有している。 - 特許庁

A DC bias means has: an adjusting voltage setting means for setting adjusting voltage for supplying optimal DC bias voltage to the external modulator; a control transistor which constitutes a constant current source for supplying the DC bias current to a terminal resistor connected in parallel with the external modulator; and a buffer amplifier which supplies fixed bias voltage based on the adjusting voltage to the control transistor.例文帳に追加

直流バイアス手段は、前記外部変調器に最適な直流バイアス電圧を供給する調整電圧を設定する調整電圧設定手段と、直流バイアス電流を前記外部変調器に並列接続された終端抵抗に供給する定電流源を構成する制御用トランジスタと、前記調整電圧に基づく一定のバイアス電圧を、前記制御トランジスタに供給するバッファアンプとを有する。 - 特許庁