「buffers,and」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

This packet buffer device comprises a plurality of cell buffers and is provided with a means for performing header conversion on a cell buffer memory and reading a new cell in a cell unit from the buffer memory.例文帳に追加

複数セルバッファ構成とし、セルバッファメモリ上でヘッダ変換を行ないバッファメモリより新たなセル単位で読み出す手段を設けて構成する。 - 特許庁

The buffers b2, b3 are state buffers, and the outputs from the buffers b2, b3 are connected to the V_GA line 24 via pulldown resistances 30, 32 with a high resistance value.例文帳に追加

バッファｂ２，ｂ３は３ステートバッファとし、バッファｂ２，ｂ３の出力は、高抵抗値のプルダウン抵抗３０，３２を経て、Ｖ_ＧＡライン２４に接続する。 - 特許庁

To provide a microcomputer capable of holding an IO output even in a standby mode and having less restrictions on the layout of IO buffers and power supply/signal wiring.例文帳に追加

スタンバイモード時であってもＩＯ出力を保持することができ、かつＩＯバッファのレイアウト、および電源／信号配線について制約の少ないマイクロコンピュータを提供すること - 特許庁

There is also provided a kit comprising mRNA interferase nucleic and/or amino acid sequences, mRNA interferase activity compatible buffers and instruction materials.例文帳に追加

ｍＲＮＡインターフェラーゼの核酸配列および／またはアミノ酸配列、ｍＲＮＡインターフェラーゼ活性適合緩衝液、および取扱い説明書を含むキットも提供する。 - 特許庁

A fluctuation absorption buffer 22 is constituted of e.g., ring buffers and accumulates packets received by a packet transmitting and receiving section 21 time-sequentially.例文帳に追加

揺らぎ吸収バッファ２２は、例えばリングバッファにより構成され、パケット送受信部２１により受信されたパケットを時系列順で蓄積する。 - 特許庁

The apparatus buffers partial data required by first and second filters by using first and second exchange buffers and implements a buffering function with register groups to increase the flexibility of data exchange.例文帳に追加

該装置は第１及び第２フィルターの要求する一部データを、第１及び第２交換バッファーを使用してバッファーし、データ交換の自由度を増すためにレジスタ群とバッファー機能を実施する。 - 特許庁

An adaptive queue receives a portion of output data from the first filter, temporarily stores the received data in internal buffers, and sets the output data as a portion of input data of the second filter.例文帳に追加

適応性キューが第１フィルターからの出力データの一部を受け取り、該データを内部バッファーに暫時格納し、出力データを該第２フィルターの入力データの一部となす。 - 特許庁

Consequently, accesses to cache are reduced, through direct loading from load value buffers and store buffers, thereby efficiently processing the loads.例文帳に追加

このような構成とすることによって、ロード値バッファおよびストアバッファから直接ロードさせることによってキャッシュに対するアクセスを低減し、ロードの処理を高効率化する。 - 特許庁

To provide a semiconductor device which prevents noise generated in output buffer from being transmitted to other output buffers, and can stably supply power to each of the output buffers.例文帳に追加

出力バッファにおいて発生したノイズが、他の出力バッファに伝搬することを防止し、且つ各出力バッファに安定した電源供給を行うことが可能な半導体装置を提供する。 - 特許庁

The packet data generated by dividing successive data are sequentially read into the different inserted buffers and transmitted sequentially to the transmission parts of the transmission channels corresponding to the destinations through the switching of the connection change part.例文帳に追加

連続データを分割したパケットデータは、順次異なる挿入バッファに読み込まれ、接続変更部の切り替えによって宛先に対応した伝送チャネルの送信部に対して順次送信される。 - 特許庁

The buffers 31-i and 32-i are both tristate buffers and, when one thereof is at the output position, the other is controlled to a high impedance position.例文帳に追加

バッファ３１−ｉ及び３２−ｉは共に３ステートバッファであり、一方が出力状態であるとき、他方をハイインピーダンス状態に制御する。 - 特許庁

Capacitors, connected to lines tying the first and second analog buffers and the differential amplifier circuit 16, eliminate noise contained in the outputs of the analog buffers.例文帳に追加

第１及び第２のアナログバッファと差動増幅回路１６とを結ぶ線路に接続されたキャパシタは、各アナログバッファの出力に含まれるノイズを除去する。 - 特許庁

To provide a signal receiving terminal apparatus which does not reduce its signal transmitting efficiency without applying any excessive load to a network, by minimizing its buffers and by preventing the signal re-sending caused by the packet losses originated from the overruns generated in its buffers.例文帳に追加

バッファを最小にし、かつ、バッファ内でのオーバー・ランによるパケット損失による再送を防ぐことにより、必要以上の負荷をネットワークに掛けることなく、伝送効率を低下させない受信端末装置を提供する。 - 特許庁

To localize the influence of chain destruction due to the double release of buffers and to easily reconstruct a free buffer chain after detecting the chain destruction.例文帳に追加

バッファ二重解放によるチェイン破壊の影響を局所化し、且つ、チェイン破壊検出後、容易に空バッファチェインを再構築できるようにする。 - 特許庁

The output buffer circuit is provided with at least two output buffers and at least two damping resistors each of which is connected to an output of each of the output buffers.例文帳に追加

本発明の出力バッファ回路は、少なくとも２つの出力バッファと、各々の出力バッファの出力に１つずつ接続された少なくとも２つのダンピング抵抗とを備えている。 - 特許庁

To obtain an error control method, a communication device, and a communication system which reduce the time delay caused by sequence control and reduce the number of reception buffers and reduce the output burst of packets.例文帳に追加

順序制御による遅延時間および受信バッファ数を削減でき、かつパケットの出力バーストを低減可能な誤り制御方法、通信装置および通信システムを得ること。 - 特許庁

To provide a recorder, an information processor and a recording system in which recording can be carried out efficiently utilizing an existing interface while suppressing increase in recording buffers, and to provide their controlling method and program.例文帳に追加

記録バッファの増加を抑え、かつ既存のインタフェースを利用して効率的に記録を行うことができる記録装置、情報処理装置、記録システム及びそれらの制御方法、プログラムを提供する。 - 特許庁

A switcher 8 is provided for monitoring the states of two buffers and switching the connection of the buffers at timing, when one buffer becomes full and the other buffer becomes empty.例文帳に追加

２つのバッファの状態を監視し、一方がフルかつ他方がエンプティになったタイミングでバッファの接続を切り換える切換器８を設ける。 - 特許庁

Furthermore, an input buffer section is constituted of a plurality of input buffers and the amount of bit streams is controlled by an unpacker section using a decoding end flag and priorities, thereby preventing overflow of the input buffer section.例文帳に追加

また、入力バッファ部を複数の入力バッファで構成し、アンパッカ部が復号終了フラグと優先度を用いてビットストリームの量を制御することにより、入力バッファ部のオーバーフローを防止することができる。 - 特許庁

To reduce current consumption by cutting down the extreme current consumption due to a shortcircuit between write-buffers and a wasteful operation even when writing operations in the same address are simultaneously generated, in a semiconductor memory.例文帳に追加

この発明は、同時に同一アドレスの書き込み動作が発生した場合でも、ライトバッファー同士のショートによる極端な電流消費や、無駄な動作を省き消費電流の低減を目的とする。 - 特許庁

A bus controller +(4) which performs bus control over an external memory (2) is equipped with instruction buffers (Buf4, Buf8, and BufC), flags (Flg4, Flg8, and FlgC) intrinsic to the instruction buffers, and a buffer control circuit (30).例文帳に追加

外部メモリ（２）のバス制御を行うバスコントローラ（４）は、複数個の命令バッファ（Ｂｕｆ４，Ｂｕｆ８，ＢｕｆＣ）、夫々の命令バッファに固有のフラグ（Ｆｌｇ４，Ｆｌｇ８，ＦｌｇＣ）、及びバッファ制御回路（３０）を備える。 - 特許庁

A communicating memory area 100 of the master storage device 1 has: a usable buffer comprising a plurality of memory buffers; and an in-use buffer comprising a plurality of memory buffers allocated for the communication.例文帳に追加

マスタストレージ装置１の通信用メモリ領域１００は、複数のメモリバッファから成る使用可能バッファと、通信のために割り当てられた複数のメモリバッファから成る使用中バッファとを有する。 - 特許庁

The semiconductor circuit includes a signal supply means which supplies the clock signal, a plurality of buffers which transmit the clock signal, plural circuits which are supplied with the mentioned signal through output terminals of the buffers, and a plurality of capacitive elements.例文帳に追加

上記の半導体回路は、クロック信号を供給する信号供給手段と、クロック信号を伝達する複数のバッファと、その複数のバッファの出力端子を介して前記信号が供給される複数の回路と、複数の容量素子とを含む。 - 特許庁

To prevent overflow of the transport buffers inside these decoders, a single monitor scheduler 45 is provided which schedules and delivers to each packet as desired so as to avoid overflow of the buffers and loss of information.例文帳に追加

これらデコーダの内側の移送バッファのオーバーフローを防止するために、各パケットを、バッファのオーバーフロー及び情報の損失を回避するように所望にスケジュールして供給する単一モニタ−スケジューラが設けられる。 - 特許庁

An input/output control circuit detects the direction of communication from signals propagated from the USB host to the USB function and determines the communication direction of signals of the bidirectional buffers and a signal converting circuit converts the propagated signals.例文帳に追加

ＵＳＢホストからＵＳＢファンクションへ伝搬される信号から通信の方向を検出し、双方向バッファの信号の通信方向を決定する入出力制御回路を有し、伝搬される信号を変換する信号変換回路を有する。 - 特許庁

The semiconductor device, having the plurality of input buffers receives at least one input signal and a plurality of first control signals by each of the plurality of input buffers, and outputs at least one output signal that performs CMOS swing.例文帳に追加

前記複数の入力バッファを備える半導体装置は、前記複数の入力バッファのそれぞれは少なくとも一つの入力信号及び複数の第１制御信号を受信し、ＣＭＯＳスイングする少なくとも一つの出力信号を出力する。 - 特許庁

The phase matching circuit part 110 has a plurality of delay buffers 111 and a selector 112 for selecting the outputs of the delay buffers and delays the outputted image data within a range corresponding to one cycle of the video clock to remove the phase shift contained in the video clock.例文帳に追加

位相合わせ回路部１１０は、複数段の遅延バッファ１１１と、その出力を選択するセレクタ１１２とを有し、出力する画像データをビデオクロック１周期分の範囲で遅延し、ビデオクロックに含まれる位相ずれを除去する。 - 特許庁

Drivers having different buffer requirements and capabilities may be queried and matched for easy data transition between the chained drivers requiring the least number of buffers and, hence the inter-buffer data transfer can be made the least expensive yet most efficient.例文帳に追加

異なるバッファ要求と機能をもつドライバは照会して、チェイン・ドライバ間のデータ転送を容易化するように整合されるので、必要とするバッファ数が最小になり、従って、バッファ間データ転送が低コスト化され、しかも最も効率化される。 - 特許庁

To save a semiconductor integrated device conventionally determined as defective, by measuring relative difference among a plurality of I/O buffers, and by determining the device as normal if the relative difference among a plurality of signals of the I/O buffer is within an allowable range.例文帳に追加

複数のＩ／Ｏバッファ間における相対的な差を測定し、Ｉ／Ｏバッファの複数信号の相対的な差が許容範囲にあれば正常な半導体集積デバイスと判定し、いままでは不良のデバイスであると判定されていたものを救済する。 - 特許庁

The first and third smoothing processing parts store the image data of lines to be printed, subjected to processing by the first and third DMA processing parts in the first and third line buffers, and output the image data to the processing parts of the rear stage after the smoothing processing.例文帳に追加

ここで、第１及び第３のスムージング処理部は、第１及び第３のＤＭＡ処理部を経た印刷対象のラインの画像データを、第１及び第３のラインバッファーにそれぞれ格納して、スムージング処理後に後段の処理部に出力する。 - 特許庁

To provide a packet separator capable of relaxing accesses to an external memory for storing extracted data and a log related to the extraction without the need for increasing the capacity and the number of buffers and without imposing excess load required for data analysis on a microcomputer.例文帳に追加

バッファの容量および数量を増やすことなく、また、マイコンにデータ解析に係る過剰の負荷をかけることなく、抽出したデータおよび当該抽出に係るログを格納する外部メモリへのアクセスを緩和するパケット分離装置を提供する。 - 特許庁

To provide a data processor capable of reducing loss time between the processing of respective blocks even when data required for processing is over the break of transfer when transferring the data, in the data processor for alternately switching a plurality of buffers and performing processing for each divided block.例文帳に追加

複数のバッファを交互に切り替えて分割したブロック毎に処理を行うデータ処理装置において、処理に必要なデータが、データを転送する際の転送の切れ目をまたいでいるような場合でも、各ブロックの処理の間のロス時間を低減することができるデータ処理装置を提供する。 - 特許庁

In a receiving circuit 2, input buffers 3-1 and 3-2 for respectively inputting the voltages of two pieces of distributed data input reference voltages Vref 1 and Vref 2 for receiving the output voltages of these input buffers and varying them to respectively different voltage levels to each of other input terminals.例文帳に追加

受信回路２において、２分配したデータの電圧を各々入力する入力バッファ３−１，３−２は、もう一方の入力端子に、その入力バッファの出力電圧を受けて、それぞれ異なる電圧レベルに可変するレファレンス電圧Ｖｒｅｆ１，Ｖｒｅｆ２を入力している。 - 特許庁

The control system has a configuration in which a power converter generates a pulse width modulation signal together with a switching matrix by using a ring oscillator, a transistor is driven via buffers, and the operations of a plurality of switching power converters of different types are simultaneously controlled.例文帳に追加

パワーコンバータはスイッチングマトリックスと共にリング発振器を用いてパルス幅変調信号を作り出し、バッファを通してトランジスタを駆動して、複数のタイプが異なるスイッチングパワーコンバータの動作を同時に調整するコントロールシステム。 - 特許庁

As a result, both decoding processing and reproduction of motion picture are performed continuously, so that assignment of superfluous buffers and situation where reproduction of motion picture is not performed smoothly because frame buffers to decoding capability run short are avoidable.例文帳に追加

したがって、デコード処理および動画像の再生のいずれもが連続的に行なわれることとなり、過剰なフレームバッファを割り当てたり、デコード処理能力に対してフレームバッファが不足し、動画像の再生が円滑に行なわれない事態を避けることができる。 - 特許庁

In this printing device 100, two sets of buffers 30A to 36A and buffers 30B to 36B are provided for the respective printing heads 1 to 7 and thus while the printing data are written to one set of the buffers, the printing data are read from the other set of the buffers and transferred to the printing heads 1 to 7.例文帳に追加

印字装置１００は、印字ヘッド１〜７それぞれについて、２つのバッファ３０Ａ〜３６Ａとバッファ３０Ｂ〜３６Ｂとを設け、一方のバッファに印字データを書き込んでいるときに、他方のバッファから印字データを読み出して、印字ヘッド１〜７に転送するようにした。 - 特許庁

To provide a mobile communication method and system capable of easily specifying a retransmission buffer to which frame data are stored, decreasing the number of the retransmission buffers and eliminating the need for search processing for recognizing whether or not data are re-transmission frame data.例文帳に追加

本発明は移動体通信方法及びシステムに関し、格納される再送バッファが容易に特定でき、再送バッファが削減できると共に、再送フレームデータなのかを認識するためのサーチ処理が不要な移動体通信方法及びシステムを提供することを目的としている。 - 特許庁

This invention provides the digital filter where the array of filter coefficients (tap coefficients) is extended and reading of data from the ring buffer is started from a head (or end) of the ring buffer continuously up to the end (or head) of the ring buffer in a way of not exceeding the boundary of the buffers and provides its processing method.例文帳に追加

フィルタ係数（タップ係数）の配列を拡張するとともに、リングバッファからのデータの読み出しは、リングバッファの先頭（または終端）から開始してリングバッファの終端（または先頭）までバッファの境界を越えないよう連続して読み出すデジタルフィルタおよびその処理方法。 - 特許庁

There is provided an input circuit including: a buffer enable signal generation circuit which generates a buffer enable signal by which an enable section is determined responding to an external command; and a buffer circuit which buffers and outputs the external command and an external address signal responding to the buffer enable signal.例文帳に追加

外部コマンドに応答してイネーブル区間が決定されるバッファイネーブル信号を生成するバッファイネーブル信号生成回路と、該バッファイネーブル信号に応答して外部コマンド及び外部アドレス信号をバッファリングして出力するバッファ回路と、を含む入力回路を提供する。 - 特許庁

The server executes grouping processing for wrapping up the data from an I picture to the picture just before the next I picture of the MPEG data as one group (S2), carries out interleave processing on each unit of groups (S3), and buffers and transmits the interleaved groups (S4, S5).例文帳に追加

サーバは、ＭＰＥＧデータのＩピクチャから次のＩピクチャの直前のデータまでを１つのグループとしてまとめるグルーピング処理を行い（Ｓ２）、各グループ単位で間引き処理し（Ｓ３）、これをバッファリングして送信する（Ｓ４、Ｓ５）。 - 特許庁

The buffer control circuit allocates intrinsic values that low-order bits of an instruction address possibly have to the instruction buffers and prefetches instructions to the instruction buffers corresponding to the address order determined by the low-order bits from the address following a prescribed instruction fetch address as a starting point.例文帳に追加

バッファ制御回路は、前記夫々の命令バッファに命令アドレスの下位複数ビットが採り得る固有値を割当て、所定の命令フェッチアドレスの後続アドレスを基点に前記下位複数ビットによるアドレス順に対応する命令バッファに命令をプリフェッチする。 - 特許庁

The water-based ink comprises the surface-treated pigment as the colorant, a water-soluble organic solvent and water, the pigment being dispersed in the solvent and water, and further contains an organic pH buffer selected among good buffers and a compound selected among aminopropanediol derivatives.例文帳に追加

色材として表面処理を施された顔料とこれを分散する水溶性有機溶剤と水を含有し、グッド緩衝剤から選択される有機ｐＨ緩衝剤とアミノプロパンジオール誘導体から選択される化合物を含有することを特徴とする水性インク。 - 特許庁

Also, a plurality of memory cells are connected to bit lines, the bit lines are connected to the second level shifter at a second connection point, while coupled to parallel sense amplifiers, write-in buffers, and first and second diodes, and connected to data input/output pins through these.例文帳に追加

また、複数のメモリセルをビットラインに接続し、該ビットラインは第２接続ポイントにおいて第２レベルシフターに接続するとともに、並列するセンサー増幅器と、書き込みバッファと、及び第１、第２ダイオードにカップリングし、これらを介してさらにデータ出入力ピンに接続する。 - 特許庁

The stepping motor control device 26 is provided with: a buffer group 29 including a plurality of buffers for storing data for driving a stepping motor 24; an ASIC 27 for reading the data from the buffers; and a CPU 25 for writing the data into the buffers.例文帳に追加

ステッピングモータ制御装置２６は、ステッピングモータ２４を駆動するためのデータを格納する複数のバッファを含むバッファ群２９と、バッファからデータの読み出しを行うＡＳＩＣ２７と、バッファにデータの書き込みを行うＣＰＵ２５とを備える。 - 特許庁

The decoding device cancels specification of the input channel in accordance with detection of the delimit position, checks whether there is free space in each of the channel-by-channel buffers, and then specifies a channel corresponding to a buffer having free space as a next input channel.例文帳に追加

また、復号装置は、区切り位置の検出に応じて、入力チャンネルの指定を解除し、チャンネル毎のバッファの空きを確認するとともに、空きのあるバッファに対応するチャンネルを、次の入力チャンネルとして指定する。 - 特許庁