「cache memory system」に関連した英語例文の一覧と使い方(5ページ目) - Weblio英語例文検索

To enable memory access in real time without damaging the real time debug property and the equivalence of a debug object system in a processor including a cache memory.例文帳に追加

キャッシュメモリ内蔵プロセッサにおいて、リアルタイムデバッグ性及びデバッグ対象システムの等価性を損なわずにリアルタイムメモリアクセスを可能にする。 - 特許庁

A flash memory control part 13 writes, for a given period, cache data into the flash memory 3 when an empty cache page is depleted or with a data synchronization request from the FAT file system part 11 as a turning point.例文帳に追加

フラッシュメモリ制御部１３は一定周期、空きキャッシュページ枯渇時またはＦＡＴファイルシステム部１１からのデータ同期要求を契機に、フラッシュメモリ３へのキャッシュデータの書出しを行う。 - 特許庁

In this computer system for constructing a kernel, a symbol constituting a kernel module is arranged in a cache line of a cache memory 30 on the basis of the memory reference frequency to a main storage device 40 of the symbol.例文帳に追加

カーネルの構築を実行するコンピュータシステムにおいて、カーネルモジュールを構成するシンボルを、シンボルの主記憶装置４０へのメモリ参照頻度に基づいて、キャッシュメモリ３０のキャッシュライン内に配置する。 - 特許庁

SYSTEM AND METHOD FOR REDUCING MEMORY DIRECTORY UPDATE IN DIRECTORY-BASED CACHE SYSTEM AND DESIGN STRUCTURE INFORMATION STORAGE MEDIUM例文帳に追加

ディレクトリ・ベースのキャッシュ・システムにおけるメモリ・ディレクトリ更新を少なくするシステムおよび方法ならびに設計構造情報記憶媒体 - 特許庁

To provide a cache memory system preventing wasteful data transfer originating from a store instruction of a write allocation system.例文帳に追加

本発明は、ライトアロケート方式のストア命令における無駄なデータ転送をなくしたキャッシュメモリシステムを提供することを目的とする。 - 特許庁

Plural processors 1 and 2 equipped with each cache memory 11 and 12 constitute a multiprocessor system sharing a main storage 3 through a system bus 4.例文帳に追加

各々キャッシュメモリ11,21 を備えた複数のプロセッサ1,2 は、システムバス４を介して主記憶３を共有するマルチプロセッサシステムを構成する。 - 特許庁

To flexibly optimize printer cache memories in a print environment wherein printers are different in memory capacity, storing speed, cache capacity, processor speed, and other system parameters.例文帳に追加

メモリ容量、記憶速度、キャッシュ容量、プロセッサ速度及びその他のシステムパラメータがプリンタ間で異なる印刷環境において、印刷キャッシュメモリの最適化を柔軟に行う。 - 特許庁

The cache memory functions as a shared FIFO memory when used for communication between the processors in a multi-processor system, and data that have been used are deleted automatically.例文帳に追加

このキャッシュメモリをマルチプロセッサシステムにおけるプロセッサ間通信に利用すると、共有ＦＩＦＯとして機能し、使用済データは自動的に削除される。 - 特許庁

To enhance performance of a computer system by achieving high efficiency of write-back of data from a cache memory to a main storage device.例文帳に追加

キャッシュメモリから主記憶装置へのデータの書き戻しを高効率化してコンピュータシステムの性能を向上させる。 - 特許庁

To provide a directory-based cache coherency system for reducing a memory bandwidth loss incidental to update of a tag directory.例文帳に追加

タグディレクトリの更新に付随したメインメモリバンド幅損失を低減するディレクトリベースのキャッシュコヒーレンシ方式を提供する。 - 特許庁

To provide a cache memory system with good time efficiency capable of automatically selecting an update entry from unused entries.例文帳に追加

未使用のエントリーから更新エントリーを自動的に選択でき、時間的効率のよいキャッシュメモリーシステムを提供する。 - 特許庁

This system comprises a cache memory 8, a processor 30, a hit determination circuit 5, an interval timer 3, and a control register 4.例文帳に追加

キャッシュメモリー８と、プロセッサー３０と、ヒット判定回路５と、インターバルタイマー３と、制御レジスター４とから構成される。 - 特許庁

To provide a compiler device for a computer system which improves the hit rate of a cache memory.例文帳に追加

キャッシュメモリのヒット率を向上させることができるコンピュータシステム用のコンパイラ装置を提供することを目的とする。 - 特許庁

To improve data access performance by effectively utilizing a cache memory, in a data storage system using a switch.例文帳に追加

スイッチを用いたデータ記憶システムにおいて、キャッシュメモリを有効に活用してデータアクセス性能を向上することにある。 - 特許庁

To provide an information processor having a memory copy function for copying the contents of a main memory from a memory module being the origin of copy to a memory module being the destination of copy by a hot plug by using the characteristics of a cache memory in a write-back system.例文帳に追加

ライトバック方式のキャッシュメモリの特性を利用して、ホットプラグにより、メインメモリの複写元のメモリモジュールから複写先のメモリモジュールへ内容を複写するメモリコピー機能を備えた情報処理装置を提供する。 - 特許庁

A virtual computer system which can simultaneously execute a plurality of operating systems on a real computer comprises: cache assignment means 11 for assigning main memory used for an inactive operating system to a cache area used for an active operating system; and main memory assignment means 12 for assigning a clean area of the cache area used for the active operating system to main memory of an operating system to be started.例文帳に追加

仮想計算機システムは、実計算機で複数のオペレーティングシステムを同時実行可能な仮想計算機システムであって、停止したオペレーティングシステム用の主メモリを、稼働中のオペレーティングシステム用のキャッシュ領域に割り当てるキャッシュ割当手段１１と、稼働中のオペレーティングシステム用のキャッシュ領域におけるクリーン領域を、起動するオペレーティングシステムの主メモリに割り当てる主メモリ割当手段１２とを備える。 - 特許庁

This cache memory system is provided with a cache data storing part (433) for storing cache data corresponding to way numbers and entry numbers and a tag storing part (432) for storing the tag addresses of the cache data of the respective way numbers and entry numbers stored in the cache data storing part and modify information showing whether or not the cache data has been modified.例文帳に追加

ウエイ番号及びエントリ番号に対応するキャッシュデータを記憶するためのキャッシュデータ記憶部（４３３）と、キャッシュデータ記憶部に記憶される各ウエイ番号及び各エントリ番号のキャッシュデータのタグアドレスと該キャッシュデータがモディファイされたか否かを示すモディファイ情報を記憶するタグ記憶部（４３２）とを有するキャッシュメモリシステムが提供される。 - 特許庁

AUTONOMOUS ERROR RECOVERY METHOD, SYSTEM, CACHE, AND PROGRAM STORAGE DEVICE (METHOD, SYSTEM, AND PROGRAM FOR AUTONOMOUS ERROR RECOVERY FOR MEMORY DEVICE)例文帳に追加

自律的エラー回復方法、システム、キャッシュ、およびプログラム・ストレージ装置（メモリ装置のための自律的エラー回復のための方法、システム、およびプログラム） - 特許庁

The system performance is fixed and speeded up by providing the cache memory device to store the group of instructions and the group of data regarding system control.例文帳に追加

システム制御に係る命令群及びデータ群を記憶するキャッシュメモリ装置を設けたことにより、システム性能が一定にかつ高速になる。 - 特許庁

This navigation system has: a cache memory sectionalized into a plurality of section areas having different cache sizes; and a recording processing means deciding an attribute of the cache data, and recording the cache data in the selected section area among the respective section areas on the basis of a decision result.例文帳に追加

キャッシュサイズの異なる複数の区画領域に区画されたキャッシュメモリと、キャッシュデータの属性を判定し、判定結果に基づいて前記各区画領域のうちの選択された区画領域にキャッシュデータを記録する記録処理手段とを有する。 - 特許庁

To provide a network cache device, a network cache control method and a recording medium for providing the network cache device using a cache control system, with which a worst value in the expected values of a data amount to become a fault is guaranteed, using a little memory capacity and a little procedures.例文帳に追加

フォルトするデータ量の期待値の最悪値が保証されるキャッシュ制御方式を用いたネットワークキャッシュ装置を、少ない記憶量と少ない手順で実現するネットワークキャッシュ装置およびネットワークキャッシュ制御方法および記録媒体を提供する。 - 特許庁

A storage system comprises a plurality of kinds of packages, such as channel adapters 20, cache switches 30, disk adapters 40, basic memory board parts 50, a shared memory 52, cache memories 55, 62, memory board extensions 60, and disk drives 210, 220.例文帳に追加

記憶装置システムは、各チャネルアダプタ２０、各キャッシュスイッチ３０、各ディスクアダプタ４０、各メモリボード基本部５０、共有メモリ５２、キャッシュメモリ５５，６２、各メモリボード増設部６０、各ディスクドライブ２１０，２２０のように、複数種類のパッケージから構成される。 - 特許庁

To provide an information processor equipped with a page history memory cache for varying a page size by reducing the deterioration of system performance and a variable page size corresponding page history memory cache method.例文帳に追加

本発明は、システム性能の低下を抑えてページサイズを可変にできるページ履歴メモリキャッシュを備えた情報処理装置および可変ページサイズ対応ページ履歴メモリキャッシュ方法を提供することを課題とする。 - 特許庁

To provide an information recording and reproducing device which utilizes a cache memory maximally effectively and can heighten the recording and reproducing processing speed in a system for performing recording on and reproducing from recording medium using the cache memory.例文帳に追加

キャッシュメモリを使用する記録媒体への記録再生システムにおいて、キャッシュメモリを最大限に有効利用して記録再生処理速度を向上させることができる情報記録再生装置を提供する。 - 特許庁

To provide the memory managing method of an operating system for preventing the occurrence of any cache miss against any writing in an adjacent memory block even when performing access to a memory block boundary part by cache line access, and for preventing the occurrence of memory destruction due to write back in a simple constitution.例文帳に追加

キャッシュラインアクセスでメモリブロック境界部分にアクセスしても、隣接するメモリブロックへの書き込みに対してキャッシュミスが発生せず、ライトバックによるメモリ破壊の発生を防止でき、簡単な構成でメモリ破壊を防止するオペレーティングシステムのメモリ管理方法を提供する。 - 特許庁

To provide an information processing system for improving system performance by suppressing reading of unnecessary instructions from an external memory, a cache memory control method, a program and a compiler.例文帳に追加

外部メモリからの不要な命令のリードを抑止することにより、システムの性能を向上することができる情報処理システム、キャッシュメモリの制御方法、プログラム及びコンパイラを提供すること - 特許庁

The multiprocessor system includes: a plurality of CPUs 11-14; the plurality of cache memories 21-24 provided correspondingly to the plurality of CPUs 11-14; a snoop control part 30 maintaining cache coherency between the plurality of cache memories; and a shared memory 50 allocated with a space 52 not taking the cache coherency between the cache memories.例文帳に追加

本発明にかかるマルチプロセッサシステムは、複数のＣＰＵ１１〜１４と、複数のＣＰＵ１１〜１４に対応して設けられた複数のキャッシュメモリ２１〜２４と、複数のキャッシュメモリ間のキャッシュコヒーレンシを保つスヌープ制御部３０と、キャッシュメモリ間のキャッシュコヒーレンシを取らない空間５２が割り当てられた共有メモリ５０と、を備える。 - 特許庁

To improve the performance of a processor system by preventing the data throughput of a cache memory consisting of multiple banks from being degraded by a bank competition due to simultaneous issue of requests to the same bank of the cache memory in a processor which has a capability to process a lot of access requests to the cache memory.例文帳に追加

マルチバンクで構成されるキャッシュメモリへの複数のアクセス要求を処理する能力をもつプロセッサにおいて、キャッシュメモリの同一バンクへの要求を同時に発行することにより生じるバンク競合によってキャッシュメモリのデータ・スループットが低下することを防いで、プロセッサシステムの性能を改善する。 - 特許庁

In a computer system (10) including a central processing unit (21), a cache memory (22) and a main storage device (30), the cache memory includes a control circuit (CTL) for making the prescribed way of the cache memory store data to be read from the main storage device according to access to an address in a prescribed address section by the central processing unit.例文帳に追加

中央処理装置（２１）、キャッシュメモリ（２２）および主記憶装置（３０）を含むコンピュータシステム（１０）において、キャッシュメモリは、中央処理装置による所定のアドレス区間内のアドレスへのアクセスに伴って主記憶装置から読み出されるデータをキャッシュメモリの所定のウェイに格納させる制御回路（ＣＴＬ）を備える。 - 特許庁

A client host 2 is provided with: a memory area 25 for data input/output; a memory area 25 for cache; a network file system 27 having a cache mechanism 24 for managing cache data so that they can be updated; and a file system 21 for a storage area network (SAN) for operating data reading/writing to the disk device through the SAN.例文帳に追加

クライアントホスト２は、データの入出力用メモリ領域２５と、キャッシュ用メモリ領域２５と、キャッシュデータを更新可能に管理するキャッシュ機構２４を有するネットワークファイルシステム２７と、ストレージエリアネットワーク（ＳＡＮ）経由でディスク装置に対してデータの読み書きを行うＳＡＮ用ファイルシステム２１とを有する。 - 特許庁

To conduct a cache tag test by designating nodes without acquiring wasteful memory resources, regarding a cache tag test method using an operating system in a system having a plurality of nodes including CPUs with cache tags and memory and having crossbars for interconnecting the plurality of nodes.例文帳に追加

本発明はキャッシュタグを持つＣＰＵとメモリとを含むノードが複数個と，前記複数のノードを相互に接続するクロスバーを備えたシステムにおけるオペレーティングシステムによるキャッシュタグ試験方式に関し，無駄なメモリ資源の獲得をすることなく且つノードを指定してキャッシュタグ試験を実施することを目的とする。 - 特許庁

To provide a cache memory control system, and a control method and a control program for the same, allowing improvement of processing performance.例文帳に追加

処理性能を向上させることができるキャッシュメモリ制御システム、その制御方法及び制御プログラムを提供すること。 - 特許庁

An update management table storage control part 45 stores an update management table stored in a cache memory 25 into a system volume 33.例文帳に追加

更新管理テーブル保存制御部４５は、キャッシュメモリ２５に保存されている更新管理テーブルをシステムボリューム３３に保存する。 - 特許庁

To improve a cache hit rate and to improve the throughput of a system by performing an appropriate address conversion processing at memory accessing.例文帳に追加

メモリアクセス時に適切なアドレス変換処理を行うことにより、キャッシュヒット率を向上し、システムのスループットを向上する。 - 特許庁

The repeater 30 incorporates a cache memory 35 which stores readout data from a storage device 11 in a storage network system.例文帳に追加

ストレージネットワークシステムにおいて、中継器３０は、ストレージデバイス１１からの読み出しデータを記憶するキャッシュメモリ３５を内蔵する。 - 特許庁

This vector computer system is provided with the vector processor issuing a vector store command including a plurality of store requests, the cache memory of the write back system provided between the vector processor and a main memory, and a write allocation determining part for generating an allocation control signal of assigning which of the write allocation system or the non-write allocation system the cache memory is operated by.例文帳に追加

ベクトル計算機システムは、複数のストアリクエストを含むベクトルストア命令を発行するベクトルプロセッサと、ベクトルプロセッサとメインメモリとの間に設けられたライトバック方式のキャッシュメモリと、そのキャッシュメモリがライトアロケート方式で動作するか非ライトアロケート方式で動作するかを指定するアロケート制御信号を生成するライトアロケート決定部と、を備える。 - 特許庁

To provide an electronic system provided with an instruction programmable processor like a digital signal processor provided with a primary program cache memory and an instruction buffer sub system 40.例文帳に追加

１次のプログラム・キャッシュ・メモリおよび命令バッファ・サブシステム４０を有する、ディジタル信号プロセッサのような命令プログラマブル・プロセッサを含む電子システムを提供する。 - 特許庁

The cache memory processes each store request, according to one of the write allocation system and the non-write allocation system assigned by the allocation control signal.例文帳に追加

キャッシュメモリは、ライトアロケート方式と非ライトアロケート方式のうちアロケート制御信号で指定される一方に従って、各々のストアリクエストを処理する。 - 特許庁

To provide a dispersed and shared memory type multi-processor system capable of improving the performance of the whole system by reducing the load on a bus and increasing the hit rate of a cache.例文帳に追加

バスへの負荷を減らし、キャッシュのヒット率を上げてシステム全体の性能を向上可能な分散共有メモリ型マルチプロセッサシステムを提供する。 - 特許庁

In the buffer cache management method for managing data transfer between a non-volatile memory 1 and a buffer cache 8 prepared in a random access memory 2 by an operating system, flashing operation for reflecting update contents on a secondary recording medium in the cache 8 is executed in each user's writing operation.例文帳に追加

不揮発性メモリ１とランダムアクセスメモリ２上に用意されたバッファキャッシュ８との間のデータ転送をオペレーティングシステムで管理するバッファキャッシュ管理方法において、バッファキャッシュ８の二次記録媒体への更新内容を反映するフラッシュ動作をユーザの書き込み動作ごとに行う。 - 特許庁

To provide a method for using a cache memory to suppress the mishit of cache, and to quicken a response speed even in a real time processing system where frequent interruption processing is performed.例文帳に追加

頻繁な割り込み処理が行われるリアルタイム処理系においても、キャッシュのミスヒットを抑制し、応答速度の高速化を図ることを可能とするキャッシュメモリの使用方法を提供する。 - 特許庁

To provide a plotting outputting apparatus and a plotting processing system which can dynamically assign a cache memory while securing a cache effect of pattern data even in the case of unidirectional communication.例文帳に追加

単方向通信であっても、パターンデータのキャッシュ効果を確保しつつ、キャッシュメモリの動的割り当てを行うことが可能な描画出力装置及び描画処理システムを提供する。 - 特許庁

To provide a technique for reducing useless data transfer between storage hierarchical units while maintaining a cache coherence in a cache memory system applied to a data processing apparatus using a plurality of processors.例文帳に追加

複数のプロセッサを用いたデータ処理装置に適用されるキャッシュメモリシステムについてキャッシュコヒーレンシを保ちながら記憶階層間での無駄なデータ転送を削減する技術を提供する。 - 特許庁

The possible combinations of the values of selected specific bits make a system memory where the corresponding tag mapping table are mapped a cache possible area or a cache impossible area according to user definition.例文帳に追加

選ばれた特定ビットの値の可能組合せは使用者の定義により、その相対応したタグマッピング表がマッピングしたシステムメモリーをキャッシュ可能領域またはキャッシュ不可能領域にする。 - 特許庁

A driver for controlling writing to the secondary storage device is disposed in a lower order than a file system 203, to redirect data to be written to the secondary storage device 109 to a memory 110 as a primary cache and a cache data file on a networked 103 cache server 102 as a secondary cache.例文帳に追加

ファイルシステム２０３の下位に２次記憶装置書込み制御ドライバ１０８を配置し、２次記憶装置１０９への書込みに対して、メモリ１１０を１次キャッシュ、ネットワーク１０３先のキャッシュサーバ１０２上のキャッシュデータファイルを２次キャッシュとして書込みをリダイレクトする。 - 特許庁