「cache memory system」に関連した英語例文の一覧と使い方(6ページ目) - Weblio英語例文検索

To guarantee the consistency of cache data based on a directory system in simple configuration without lowering the performance of a multiprocessor system concerning the system in which plural processors and a shared memory are mutually coupled and the respective processors locally have cache memories.例文帳に追加

本発明は、複数のプロセッサと共有メモリが相互に結合され、各々のプロセッサがキャッシュメモリをローカルに持つマルチプロセッサシステムにおいて、ディレクトリ方式によるキャッシュデータの一貫性を、システムのパフォーマンスを下げることなく、簡易な構成で保証する。 - 特許庁

To provide a technology for reducing the number of memory directory updates during block replacement in a system having a directory-based cache.例文帳に追加

ディレクトリ・ベースのキャッシュを有するシステムにおいてブロック置換中に、メモリ・ディレクトリ更新の回数を少なくするための技術を提供する。 - 特許庁

To ensure a high hit ratio even when a character code system is replaced during printing without requiring a large capacity cache memory.例文帳に追加

大容量のキャッシュメモリを必要とすることなく、印刷中に文字コード体系が切り替わった場合でも高いヒット率を確保する。 - 特許庁

To improve system efficiency by setting the uppermost and lowermost parts of a system memory where an operating system most frequently accesses to cache possible ranges.例文帳に追加

分散式キャッシュメモリーのマッピング方法により、オペレーティングシステムのアクセスが最も頻繁なシステムメモリーの最上層部分と最下層部分をキャッシュ可能範囲に設定して、システム効率を高める。 - 特許庁

To provide a memory content rewriting method which can reflect writing to a memory on an instruction cache only by adding a few codes to a program for debugging when a system which debugs an application running on a target from a host alters the contents of the memory registered in the instruction cache.例文帳に追加

ターゲット上で動作するアプリケーションをホストからデバッグするシステムで、命令キャッシュに登録されているメモリの内容を変更する際に、デバッグ用プログラムに僅かなコードを追加するだけで、命令キャッシュにメモリへの書き込みを反映可能なメモリ内容書き換え方法を提供する。 - 特許庁

To increase the cache hit rates of programs which are executed at respective execution levels on an information processing system which has a CPU switching and executing programs differing in execution level and a cache memory.例文帳に追加

実行レベルが異なる複数のプログラムが切換わりながら実行されるＣＰＵと、キャッシュメモリとを有する情報処理システムにおいて、各実行レベルで実行されるプログラムのキャッシュヒット率を高くする。 - 特許庁

The adapters 1, 2, the cache memory, and the common bus, are duplicated for realizing fallback operation in the case of a fault, and the joint part of each adapter, the cache memory and the common bus can be hot-swapped so that maintenance check and part replacement can be carried out without stopping the system.例文帳に追加

アダプタ１，２，キャッシュメモリ及びコモンバスは二重化され、障害時の縮退運転を可能とし、また各アダプタ及びキャッシュメモリとコモンバスとの結合部は、活線挿抜可能としシステム無停止で保守点検部品交換を可能とする。 - 特許庁

To provide a memory controller and a memory control method for surely controlling the consistency of a cache even at the time of constructing a multi-processor system by using a processor which does not notify information related with cache ejection processing.例文帳に追加

キャッシュ排出処理に関する情報を通知しないプロセッサをもちいてマルチプロセッサシステムを構築した場合であっても確実にキャッシュの整合性制御をおこなうことができるメモリ制御装置およびメモリ制御方法を提供すること。 - 特許庁

To provide a storage system, which prevents a free cache memory from being reduced by data which remains in the cache memory of a storage subsystem, without being transmitted to a storage area in an external storage, and is accumulated therein, and which is able to properly maintain the I/O processing performance of the storage subsystem.例文帳に追加

ストレージサブシステムのキャッシュメモリに外部ストレージの記憶領域に転送されずに残存するデータが蓄積されてキャッシュメモリを圧迫することを防ぎ、ストレージサブシステムのＩＯの処理性能を良好に維持可能なストレージシステムを提供する。 - 特許庁

A data processing system, which is provided with; a storage device provided with a cache memory having a first and second regions and a disk device which stores the data of the cache memory; and a computer executing a first and second programs, is operated as follows.例文帳に追加

第１の領域と第２の領域とを有するキャッシュメモリとキャッシュメモリのデータを格納するディスク装置とを備えたストレージ装置と、第１のプログラムと第２のプログラムを実行する計算機とを備えたデータ処理システムを以下のように動作させる。 - 特許庁

To provide a system and method that utilizes external memory devices to cache sectors form a rotating storage device (e.g., a hard drive) to improve system performance.例文帳に追加

回転式ストレージデバイス（例えば、ハードドライブ）のセクタをキャッシュするために外部メモリデバイスを利用して、システムパフォーマンスを改善するためのシステムおよび方法を提供すること。 - 特許庁

To prevent occurrence of an excess snoop to prevent increase of traffic inside a multiprocessor system, in the multiprocessor system composed by a plurality of nodes, having a processor having a cache memory in one node.例文帳に追加

一つのノードにキャッシュメモリを備えるプロセッサを有し、複数ノードで構成されるマルチプロセッサシステムにおいて、余分なスヌープの発生を防ぎ、システム内のトラフィックの増加を防ぐ。 - 特許庁

To provide a system and method that utilizes external memory devices to cache sectors from a rotating storage device (e.g., a hard drive) to improve system performance.例文帳に追加

回転式ストレージデバイス（例えば、ハードドライブ）のセクタをキャッシュするために外部メモリデバイスを利用して、システムパフォーマンスを改善するためのシステムおよび方法を提供すること。 - 特許庁

Since the plurality of processing units configuring a multiprocessor system manage cache lines each of which is stored in the cache memory, status information 105 indicating with which processing unit the tag information composed of a partial bit field of main storage address information and the data of its cache line are shared is stored together with the cache line.例文帳に追加

マルチプロセッサシステムを構成する複数のプロセッシングユニットは、キャッシュメモリに保持されるキャッシュラインを管理するため、主記憶アドレス情報の一部のビットフィールドからなるタグ情報、そのキャッシュラインのデータがどのプロセッシングユニットと共有されているかを示す状態情報をキャッシュラインと共に保持する。 - 特許庁

To prevent disturbed cache coherency without sacrificing the data processing efficiency of a processor in a system allowing multidimensional access to a memory.例文帳に追加

メモリへのアクセスを多元的に行えるシステムにおいて、プロセッサによるデータ処理効率を犠牲にすることなくキャッシュコヒーレンシの乱れを防止する。 - 特許庁

To provide a microprocessor and a data processing system in a configuration capable of tracing without spoiling the real-time nature while having a cache memory function.例文帳に追加

キャッシュメモリ機能を有しながらも、リアルタイム性を損なうことなくトレースできる構成のマイクロプロセッサ及びデータ処理システムを提供する。 - 特許庁

To provide program developers with useful information for program optimization in a processor system which includes a cache memory for each processor core.例文帳に追加

プロセッサコア毎にキャッシュメモリが設けられたプロセッサシステムについて、プログラム開発者に対してプログラムの最適化に有用な情報を提供する。 - 特許庁

Furthermore, multiprocessor system which includes the cache memory, a method for it, and a signal generation medium for storing a program, including the method are also provided.例文帳に追加

また、上記キャッシュメモリを含むマルチプロセッサシステム、そのための方法、該方法を含むプログラムを記憶するための信号発生媒体も提供する。 - 特許庁

In the data processor constituted to transfer a data file by using the internal memory as the cache, the internal memory can be controlled by a direct mapping system.例文帳に追加

内部メモリをキャッシュとして使用してデータファイルを転送するように構成されたデータ処理装置において、前記内部メモリをダイレクトマッピング方式で制御することを特徴とするもの。 - 特許庁

A DMA (direct memory access) controller for controlling data transfer in a microprocessor system including a cache function includes a transfer control means for performing transfer control based on the alignment information of a cache line size, so that loads for calculating a consistency cancel area by CPU calculation processing in order to hold the consistency of the cache memory and the memory device during DMA transfer can be eliminated.例文帳に追加

キャッシュ機能を備えたマイクロプロセッサシステムにおけるデータ転送を制御するＤＭＡ（Direct Memory Access）コントローラであって、キャッシュラインサイズのアラインメント情報に基づく転送制御を行う転送制御手段を有するようにして、ＤＭＡ転送時、キャッシュメモリとメモリ装置との一貫性を保つために、一貫性棄権領域をＣＰＵによる計算処理によって算出する負荷を無くすことができるようにする。 - 特許庁

To provide a method and a device for controlling cache memory which prevent the data being frequently accessed by a host system from removing the less frequently accessed data accessed by the same host system but frequently accessed by the other host system.例文帳に追加

あるホストからのアクセス頻度が低くて、別のホストからのアクセスの頻度が高い場合に、頻度の高いアクセスによって頻度の低いアクセスのデータが追い出されてしまう問題を回避する。 - 特許庁

When a system controller receives a memory access request from its follower processor, the controller broadcasts the received access request to a system bus and also outputs the cache state included in the tag information corresponding to a memory space x to be accessed to the system bus.例文帳に追加

システム・コントローラが配下のプロセッサからメモリ・アクセス要求を受け取ると、当該メモリ・アクセス要求をシステム・バス上にブロードキャストすると共に、アクセス対象のメモリ空間ｘに対応するタグ情報が持つキャッシュ状態をシステム・バス上に出力する。 - 特許庁

The use of the external SSD array as the WB cache memory makes the DAS system completely cache-coherent without significantly increasing the complexity of the DAS system and without increasing a bandwidth used for performing a caching operation.例文帳に追加

ＷＢキャッシュ・メモリとして外部ＳＳＤアレイを使用することにより、ＤＡＳシステムの複雑さを大幅には増やさず、キャッシング動作の実行に利用される帯域幅の量を増やさずに、ＤＡＳシステムが完全にキャッシュ・コヒーレントにすることが可能になる。 - 特許庁

The multiprocessor system comprises: the plurality of cache memories corresponding to the plurality of processor cores, respectively; and a direct memory access control means for directly controlling data transfer between the plurality of cache memories.例文帳に追加

本発明のマルチプロセッサシステムは、複数のプロセッサコアにそれぞれ対応する複数のキャッシュメモリと、その複数のキャッシュメモリ相互間での直接データ転送を制御する直接メモリアクセス制御手段とを備える。 - 特許庁

An optimum system in the memory interleaving systems of plural cache rows interleaving(MCI), cache effect interleaving(CEI) and DRAM page interleaving(DPI) is allocated to respective bank bits based on the number of bank bits.例文帳に追加

バンク・ビットの数に基づいて複数キャッシュ行インターリービング(ＭＣＩ)、キャッシュ効果インターリービング(ＣＥＩ)およびＤＲＡＭページ・インターリービング(ＤＰＩ)というメモリ・インターリービング方式のいずれか最適方式を各バンク・ビットに割り当てる。 - 特許庁

To obtain a distributed data processing apparatus capable of efficiently performing transfer through a shortcut path using a cache memory in a system using a DHT.例文帳に追加

ＤＨＴを用いた方式において、効率的にキャッシュメモリを用いたショートカットパスによる転送を行うことができる分散型データ処理装置を得ること。 - 特許庁

When the objective component information is not stored in the cache memory or the information, although it is stored, does not satisfy the standards, the system acquires the information from the server.例文帳に追加

一方、キャッシュメモリ内に対応する部品情報が格納されていないか、格納されていてもそれが基準を満たさない場合には、サーバから取得する。 - 特許庁

To provide a system that allows a speedup access to an external memory which takes much time, uses an internal cache, copes with six tetrahedrons, and enhances a hit rate.例文帳に追加

時間のかかる外部メモリへのアクセスを高速化し、内部キャッシュを用い、６つの４面体に対応でき、ヒット率を向上させるデータ変換を提供する。 - 特許庁

A bus mechanism connected with the memory system with a transaction as a base is provided with a cache coherency transaction defined in the transaction set.例文帳に追加

トランズアクションをベースとしてバスメカニズムがメモリシステムへ結合しており且つそのトランズアクションセット内に定義されたキャッシュコヒーレンシィトランズアクションを有している。 - 特許庁

To provide a storage system for facilitating duplication to raise reliability without enlarging a cache memory so much even when multiple host computers are connected, while increasing the speed of an operation viewed from the host computers.例文帳に追加

ストレージシステムの動作を高速化しながら、多数のホスト計算機を接続してもキャッシュメモリをあまり大きくせず、データ２重化を容易にすること。 - 特許庁

To detect a bit error in a reference history without adding redundancy bit to the reference history in a cache memory device of Nway set associative system.例文帳に追加

Ｎウェイ・セット・アソシアティブ方式のキャッシュメモリ装置において、参照履歴に冗長ビットを付加することなく、参照履歴のビットエラーを検出する。 - 特許庁

This data managing method is provided with a step for identifying the generation of a request to data in a system memory from a device and the absence of the requested data in a data storage area 204 of a cache memory 128 at present and a step for reading data out of a system memory to the data storage area 204.例文帳に追加

デバイスによるシステム・メモリのデータ要求が発生し、要求されたデータが現在キャッシュ・メモリ１２８のデータ記憶領域２０４に存在しないことを識別するステップと、システム・メモリからデータ記憶領域２０４にデータを読み出すステップを備える。 - 特許庁

To advance an efficient data processing by sufficiently displaying the function of a cache memory irrelevantly to the properties of memory access by an application program running on a decentralized common memory type parallel computer system.例文帳に追加

分散共有メモリ型の並列計算機システムにおいて動作させているアプリケーションプログラムのメモリアクセスの性質に左右されることなく、キャッシュメモリの機能を充分に発揮させ、効率的なデータ処理を進めることができるようにする。 - 特許庁

To provide a quick starting apparatus that reduces the time from power-on to completion of system starting, in a system including a cache memory between a CPU and a main storage.例文帳に追加

ＣＰＵと主記憶装置との間にキャッシュメモリを備えるシステムにおいて、電源投入からシステム起動完了までの時間を短縮することができる起動高速化装置を提供する。 - 特許庁

To provide a directory-based coherency method, system and program for giving a requested cache line from a plurality of candidate memory sources in a multiprocessor system based on a sensed temperature value or power consumption value at each memory source.例文帳に追加

要求されたキャッシュ・ラインを各メモリ・ソースにおいて感知された温度値または電力消費値に基づいて、マルチプロセッサ・システムの複数のメモリ・ソースから与えるディレクトリィ・ベースのコヒーレンシ方法、システム及びプログラムを提供する。 - 特許庁

The system comprises a first cache implemented in an operating system or kernel space (e.g., in memory managed by or allocated to an operating system) and a second cache implemented in application or user space (e.g., in memory managed by or allocated to an application program).例文帳に追加

多層キャッシングシステムは、オペレーティングシステムまたはカーネルスペース（例えば、オペレーティングシステムによって管理されるメモリまたはオペレーティングシステムに割り当てられるメモリ）にて実行される第１のキャッシュと、アプリケーションスペースまたはユーザスペース（例えば、アプリケーションプログラムによって管理されるメモリまたはアプリケーションプログラムに割り当てられるメモリ）にて実行される第２のキャッシュとを含む。 - 特許庁

The bilevel array is used for storing data required to have high speed and reliability, such as BIOS of a personal computer and data stored in a cache memory, in which the read-out speed is essential such as, storing an operation code of a system, including a memory device.例文帳に追加

一方、バイレベルアレイは、例えばパーソナルコンピュータのＢＩＯＳのような読出しの高速性および信頼性を必須とするデータおよびキャッシュメモリに記憶されるデータの記憶に使われる。 - 特許庁

A parallel processing processor system 203 includes a plurality of processor elements (PE1 to PE3) each of which has a DSP 301, an instruction cache 302, and a local memory 303 for image, and a shared memory 304.例文帳に追加

並列処理プロセッサシステム２０３は、それぞれＤＳＰ３０１、命令キャッシュ３０２、画像用ローカルメモリ３０３を含む複数のプロセッサエレメント（ＰＥ１〜ＰＥ３）と、共有メモリ３０４とを備える。 - 特許庁

To provide a processor system capable of executing image processing without reading twice the same data from a main memory and realizing low power consumption without having a large capacity of cache memory built-in.例文帳に追加

メインメモリから同じデータを２度読み出さない形で画像処理を実行可能な、大容量のキャッシュメモリを内蔵させることなく低消費電力で実現できるプロセッサシステムを、提供する。 - 特許庁

In the multiprocessing system including a plurality of processor cores operated based on coherent multiprocessing, each core includes a cache memory for storing local copies of data values in a coherent memory area.例文帳に追加

コヒーレント多重処理に基づいて動作する複数のプロセッサコアを含む多重処理システムにおいて、それぞれのコアはコヒーレントメモリ領域内のデータ値のローカルコピーを格納するキャッシュメモリを含んでいる。 - 特許庁

To provide an apparatus, a system, a method and a program for cache control which properly control a cache memory and prevent the deterioration of performance when collecting detection data from a detection device for transmitting the detection data intermittently and continuously and acquiring attribute information corresponding to the collected detection data from a cache memory or a database.例文帳に追加

間欠接続で検出データを送信する検出装置から検出データを収集し、収集した検出データに対応する属性情報を、キャッシュメモリ又はデータベースから取得する場合に、キャッシュメモリを適正に制御し、パフォーマンスの低下を防止するキャッシュ制御装置、キャッシュ制御システム、キャッシュ制御方法及びキャッシュ制御プログラムを提供する。 - 特許庁

On receiving the broadcast memory access request, the system controller of another node outputs the cache state included in the tag information corresponding to the space x to the system bus, gives a request to its follower processor or memory for a necessary process based on the state of the cache existing on the system bus and returns a response to the system controller of a master after the requested process is over.例文帳に追加

ブロードキャストされたメモリ・アクセス要求を受け取った他のノードのシステム・コントローラは、メモリ空間ｘに対応するタグ情報が持つキャッシュ状態をシステム・バス上に出力し、次いでシステム・バス上のキャッシュの状態を参照して配下のプロセッサ又はメモリに対して必要な処理を要求し、要求した処理が終了した後にマスタのシステム・コントローラに対して応答を返す。 - 特許庁

Moreover, as effective data of serial addresses are combined with the write data and a cache line of the same size as the combined data is written in, it is possible to reduce cache-out operation to the system memory accompanying the write operation.例文帳に追加

さらに、本発明は、書き込みデータに連続するアドレスの有効データを書き込みデータに結合して、その結合データと同じサイズのキャッシュ・ラインにライトするので、ライト動作に伴うシステム・メモリへのキャッシュ・アウト動作を減らすことができる。 - 特許庁

In the system, data on all cache lines in caches 101-210 are written back into the main memory 310 and the cache lines are invalidated at the time of a check point so that the omission of the preservation of data before rewriting does not occur.例文帳に追加

そして、この発明のシステムでは、書き換え前のデータの保存漏れが起きないように、チェックポイント時に、キャッシュ１１０〜２１０内のすべてのキャッシュライン上のデータを主メモリ３１０に書き戻させた後、このキャッシュラインを無効化させる。 - 特許庁

In a system wherein a memory has a hierarchical structure, when detection of the leading address of a main memory is started after occurrence of a cache mistake, an instruction to detect the leading address of the main memory is detected and an arithmetic unit is switched to a first low power mode.例文帳に追加

メモリが階層構造となっているシステムにおいて、キャッシュミスが生じた後、メインメモリの先頭アドレスの検出に入った時に、メインメモリの先頭アドレスを検出する命令を検出して演算器を第１の低電力モードに切り替える。 - 特許庁