「cache operation」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

To appropriately determine whether to continue the operation of a system in accordance with the status of a cache and a CPU.例文帳に追加

キャッシュおよびＣＰＵの状況に応じて、システムの稼動を継続するべきか適切な判断をすることを課題とする。 - 特許庁

Each data channel is equipped with write FIFO buffers 145, 147 for supporting efficiently a cache purge operation and a normal write operation, and reflection type write FIFO buffers 146, 148 for supporting efficiently a simultaneous cache copy back operation and coherent read.例文帳に追加

各データチャネルはキャッシュパージ動作及び通常の書き込み動作を効率的にサポートするための書き込みＦＩＦＯバッファ（１４５、１４７）、及び同時のキャッシュコピーバック動作と共にコヒーレント読み出しを効率的にサポートするための反射型書き込みＦＩＦＯバッファ（１４６、１４８）を備えている。 - 特許庁

To increase the speed of cache failure detection of a scalar load command (LDS) for a succeeding L1-cache during execution of a vector storing command (VST) in an operation processing device including a scalar processor and a vector processor.例文帳に追加

スカラプロセッサとベクトルプロセッサとを含む演算処理装置で、ベクトルストア命令（ＶＳＴ）実行時における、後続のＬ１−キャッシュに対するスカラロード命令（ＬＤＳ）のキャッシュミス検出を高速化する。 - 特許庁

To provide a cache control method, a switch device and a program of high locality of data, and light load of a cache operation without changing a host device and a storage device in a storage area network.例文帳に追加

ストレージエリアネットワークについて、ホスト装置及び記憶装置を変更することなく、データの局所性が高く、且つキャッシュ動作の負荷が軽い、キャッシュ制御方法、スイッチ装置及びプログラムを提供する。 - 特許庁

When simulating a system LSI having a plurality of processors executing a plurality of tasks and a snoop cache shared by the respective processors, operation of the snoop cache is monitored.例文帳に追加

複数のタスクを実行する複数のプロセッサと、各プロセッサによって共有されるスヌープ機能付きキャッシュとを具備するシステムＬＳＩをシミュレーションする際に、スヌープ機能付きキャッシュの動作を監視する。 - 特許庁

Also, only when the operation mode is 0, the update of the control mode is executed, and when the operation mode is 1, the value of the next control mode is used to decide the necessary/unnecessary of the cache exchange processing.例文帳に追加

また、動作モードが０の時のみ制御モードの更新を行い、動作モードが１の時は次制御モードの値を用いてキャッシュ入換え処理の要否を判断する。 - 特許庁

To increase operation speed of a circuit in which a translation look- aside buffer and a cache memory incorporated in a microprocessor are incorporated and to reduce power consumption of it.例文帳に追加

マイクロプロセッサに搭載されるトランスレーションルックアサイドバッファとキャッシュを搭載した回路の高速化、低消費電力化する。 - 特許庁

To provide a new technology for controlling of an active contents cache to enable efficient operation of a network resource.例文帳に追加

本発明は、ネットワークリソースを効率的に運用できるようにする新たなアクティブコンテンツキャッシュ制御技術の提供を目的とする。 - 特許庁

To reduce load caused by the bus snooping operation of each processor for guaranteeing the coherency of a cache in a multiprocessor system.例文帳に追加

マルチ・プロセッサ・システムにおけるキャッシュのコヒーレンシを保証するための、各プロセッサのバス・スヌーピング・オペレーションによる負荷を軽減する。 - 特許庁

To reliably prevent a reduction in the speed of response to a mounting request (processing request) from a data processing apparatus, even just after the replacement of a cache of a virtual library apparatus with another new cache, down from the speed of response in normal operation before the cache replacement.例文帳に追加

仮想ライブラリ装置のキャッシュを新たに別のキャッシュに取り替えた直後でも、データ処理装置からのマウント要求（処理要求）に対する応答速度が、キャッシュ交換前の通常運用中の応答速度よりも遅くなるようなことを確実に抑止できるようにする。 - 特許庁

Speed of information to a processor responding to a discriminated result and access operation used for a cache holding mechanism in the memory 200 can be increased by performing hit discrimination of the cache holding mechanism by both of the memory controller 113 and the memory 200.例文帳に追加

キャッシュ保持機構のヒット判定をメモリコントローラとメモリの双方で行うことにより、判定結果に応答するプロセッサへの通知、メモリにおけるキャッシュ保持機構を用いるアクセス動作、を高速化できる。 - 特許庁

To add a logic circuit for invalidating an old cache line by realizing a storage and invalidation operation without affecting any integral load data access time in a computer architecture having preliminarily verified tag cache design.例文帳に追加

事前検証済みタグキャッシュ設計を有するコンピュータアーキテクチャにおいて、整数ロードデータアクセス時間に影響を与えることなく記憶および無効化動作を可能にし、旧キャッシュラインを無効化する論理回路を付加する。 - 特許庁

Print data cached in the receiving buffer cache area 23 is developed again in the image memory 3 or used directly in print operation.例文帳に追加

尚、受信バッファ待避エリア２３に待避させた印刷データは再度画像メモリ３に展開され、又は直接印刷処理に使用される。 - 特許庁

To increase gamma correction speed by partly replacing a table process requiring long time in gamma correction with a cache pixel cue operation.例文帳に追加

ガンマ補正における時間のかかるテーブル処理をキャッシュ・ピクセル・キュー操作で部分的に置き換えることにより、ガンマ補正の高速化を図る。 - 特許庁

To provide a cache controller that suppresses peak current, permits normal operation even for a configuration using power wiring of usual wiring width, prevents the chip size from becoming larger, lessens production costs and permits high speed operation and a computer system having the cache controller.例文帳に追加

ピーク電流を抑え、通常の配線幅の電源配線による構成の場合であっても正常に動作させることができ、チップサイズが大きくなるのを防止し、製造コストを低減するとともに高速動作を可能としたキャッシュコントローラおよび該キャッシュコントローラを備えたコンピュータシステムを提供すること。 - 特許庁

An operation mode object (BD-J object) for a virtual machine mode includes a data management table for a cache and the data management table for the cache is the information indicating whether the file constituting which application is read into the cache before the AV reproduction is started when the title corresponding to the operation mode object is a current title, and includes the read priority for every application.例文帳に追加

仮想マシンモード用の動作モードオブジェクト(BD-Jオブジェクト)は、キャッシュのためのデータ管理テーブルを含み、キャッシュのためのデータ管理テーブルは、動作モードオブジェクトに対応するタイトルがカレントタイトルになった際、当該タイトルにおけるAV再生が開始されるまでに、どのアプリケーションを構成するファイルを、キャッシュに読み込むべきかを示す情報であり、アプリケーション毎の読込優先度を含む。 - 特許庁

From the cache buffer of a file system registered in a queue where data are written, the data are written to an external storage device by a demon process, and the releasing operation of the cache buffer whose data are written from the queue is performed by the demon process so that the cache buffer can be used by another process.例文帳に追加

データが書き込まれ、キューに登録されたファイルシステムのキャッシュバッファに対し、デーモンプロセスによってデータを外部記憶装置に書き出すと共に、デーモンプロセスにより、データを書き出したキャッシュバッファのキューからの解放動作を実施することにより、他のプロセスがこのキャッシュバッファを利用することが可能となる。 - 特許庁

A cache management section 110 of an electronic mail server 100 discriminates whether or not electronic mail is accessed by an electronic device such as a client PC 130 or the like with high possibility from access histories stored in an access history section 108 by taking into account a characteristic access operation by users and manages a cache memory in a cache memory section 106.例文帳に追加

電子メールサーバ１００のキャッシュ管理部１１０が、アクセス履歴部１０８の記憶するアクセス履歴から、ユーザの特徴的なアクセス操作を考慮して、クライアントＰＣ１３０等の電子機器がアクセスする可能性の高い電子メールであるかを判断し、キャッシュメモリ部１０６上のキャッシュメモリの管理を行う。 - 特許庁

To prevent a useless writing operation to a magnetic disk in a recording and reproducing device such as a magnetic disk drive provided with a cache memory.例文帳に追加

キャッシュメモリを備えた磁気ディスク装置等の記録再生装置に於いて、磁気ディスクに対する無駄な書き込み動作が行われないようにする。 - 特許庁

To provide technology for effectively executing cache management of a database access procedure in a database to improve performance of database operation.例文帳に追加

データベースにおいてデータベースアクセス手順のキャッシュ管理を効果的に行い、データベース操作を高性能化することが可能な技術を提供する。 - 特許庁

To increase the total capacity of a cache memory on a memory board during the operation of an array device without reducing the redundancy of the array device.例文帳に追加

アレイ装置の冗長性を減少させることなく、アレイ装置の運用中においてメモリボード上のキャッシュメモリの総容量を大きくする。 - 特許庁

On the basis of an SCSI message 20 sent from an SCSI adapter 6 through an SCSI bus 7, the cache controller 12 can switch the control mode of discharging operation of data held in the cache memory 11 for each of data.例文帳に追加

キャッシュ制御装置１２は、ＳＣＳＩアダプタ６からＳＣＳＩバス７を介して送られてきたＳＣＳＩメッセージ２０に基づいて、キャッシュメモリ１１で保持されるデータの追い出し動作の制御モードをデータごとに切り替えることができる。 - 特許庁

The bridge 108 manages cache snoop granularity of I/O page size for data, and if detecting store type system bus operation on a cache line in the I/O page, invalidates cached data in the page.例文帳に追加

ＰＣＩホスト・ブリッジは、データのためのＩ／Ｏページ・サイズのキャッシュ・スヌープ細分性を管理し、それはホスト・ブリッジがＩ／Ｏページ内のキャッシュ・ライン上でストア・タイプ・システム・バス動作を検出するならば、そのページ内のキャッシュされたデータは無効にされる。 - 特許庁

In AV data, for example, look-ahead is emphasized since its look-ahead effectiveness is high because of its continuity, thereby, the cache memory is laid in a state suitable for a buffer-like cache operation based on the continuous read from a storage medium such as disc.例文帳に追加

例えばＡＶデータの場合はその連続性により先読みの有効性が高いため先読み重視とし、これによってディスク等の記録媒体からの連続的な読出に基づくバッファ的なキャッシュ動作に適した状態とする。 - 特許庁

To provide a semiconductor integrated circuit device which can cope with access request from plural memory master and can suppress an operation current consumed in a cache memory to a less value without reducing a cache bit rate.例文帳に追加

キャッシュヒット率を低下させることなく、複数のメモリマスタからのアクセス要求に対応することができ、しかも、キャッシュメモリで消費される動作電流を小さく抑えることのできる半導体集積回路装置を提供すること。 - 特許庁

When a command for storing the content which is reproduced or executed is given by an operation of an operation section, the content concerned is read from the cache storage means and written in the content storage means.例文帳に追加

操作部の操作により、再生または実行されたコンテンツについて保存を指示するコマンドが与えられたとき、当該コンテンツを前記キャッシュ記憶手段から読み出してコンテンツ保存手段に書き込む。 - 特許庁

To provide a semiconductor integrated circuit capable of improving system performance by suppressing penalty due to reading operation accompanying with refill in a cache memory circuit and writing operation accompanying with write-back or write-through.例文帳に追加

キャッシュメモリ回路におけるリフィルに伴う読み込み動作、及び、ライトバック又はライトスルーに伴う書き込み動作によるペナルティーを抑えてシステム性能を向上させた半導体集積回路を提供する。 - 特許庁

Thus, the cache memory 1 eliminates the need for the new large-capacity table, retains the high-speed performance of operation, and reduces the power consumption caused by the leakage current.例文帳に追加

したがって、キャッシュメモリ１は、大容量の新たなテーブルが必要なく、動作の高速性の維持と、リーク電流による電力消費の削減が可能となる。 - 特許庁

To provide an EEPROM in which a cache function and a multi-level logic operation function can be achieved respectively with optimum conditions and which has a rewrite/read circuit.例文帳に追加

キャッシュ機能や多値論理動作機能をそれぞれ最適条件で実現可能とした書き換え／読み出し回路を持つＥＥＰＲＯＭを提供する。 - 特許庁

To provide an EEPROM having a write-in/read-out circuit in which a cache function and a multi-level logic operation function can be realized in optimum conditions.例文帳に追加

キャッシュ機能や多値論理動作機能をそれぞれ最適条件で実現可能とした書き換え／読み出し回路を持つＥＥＰＲＯＭを提供する。 - 特許庁

In normal processing, a processor operation part 100 is controlled by control information outputted from a processor control part 101 and processes data read out from the data cache memory 105.例文帳に追加

通常の処理では、プロセッサ演算部１００は、プロセッサ制御部１０１からの制御情報により制御されてデータキャッシュメモリからのデータを処理する。 - 特許庁

To provide a cache control method for an information processing apparatus capable of suppressing deterioration of access speed, even when a control unit having low operation speed is used.例文帳に追加

演算速度が遅い制御部を用いても、アクセス速度の低下を抑制することが可能な情報処理装置のキャッシュ制御方法を提供すること。 - 特許庁

To provide a cache memory in which tag information can be processed at high speed by using a column switch with a logic operation function and an access time is shortened.例文帳に追加

論理演算機能付きカラムスイッチを用いることによって高速にタグ情報を処理でき、アクセス時間の短縮が図れるキャッシュメモリを提供する。 - 特許庁

When no cache is hit (S3034, S310), and interpolation data are calculated from each lookup table through an interpolation arithmetic operation (S306, S307 (or S312, S313)).例文帳に追加

ヒットしなかった場合（Ｓ３０４，Ｓ３１０）、夫々ルックアップテーブルから補間演算により補間データを計算する（Ｓ３０６、Ｓ３０７（又はＳ３１２、Ｓ３１３））。 - 特許庁

To realize efficient file operation processing by efficiently acquiring file information even when the file information is not in a cache.例文帳に追加

ファイル情報がキャッシュに存在しない場合であっても、効率的にファイル情報を取得することによって、効率的なファイル操作処理を実現する。 - 特許庁

To provide a cache memory allowing to eliminate the need for a new table, retain high-speed performance of operation, and reduce power consumption caused by a leakage current.例文帳に追加

新たなテーブルを必要とすることなく、動作の高速性の維持と、リーク電流による電力消費の削減を可能としたキャッシュメモリを提供する。 - 特許庁

A processor 4 comprises an instruction decoder 32 which responds to a preload instruction PLD[r_0] which triggers a preload operation such as a page table walk and a cache line fetch.例文帳に追加

プロセッサ４は、ページテーブルウォークおよびキャッシュラインフェッチ等の、プレロード操作をトリガするプレロード命令ＰＬＤ〔ｒ_０〕に応答する、命令デコーダ３２を備える。 - 特許庁

A voxel operation is carried out according to the selection sequence of rays per processing unit to achieve a higher cache hitting rate by enhancing locality in reference.例文帳に追加

各処理単位ごとにレイ選択順序に従ってボクセル演算が進行することになるので、参照の局所性を高めてキャッシュヒット率を向上できる。 - 特許庁

To provide a storage system for facilitating duplication to raise reliability without enlarging a cache memory so much even when multiple host computers are connected, while increasing the speed of an operation viewed from the host computers.例文帳に追加

ストレージシステムの動作を高速化しながら、多数のホスト計算機を接続してもキャッシュメモリをあまり大きくせず、データ２重化を容易にすること。 - 特許庁

To attain the high speed acquisition of an arithmetic result by storing the arithmetic result obtained by executing an arithmetic operation in an arithmetic result memory which is different from a cache.例文帳に追加

演算を実行した演算結果をキャッシュとは別の演算結果メモリに格納しておくことにより、演算結果の取得を高速にする。 - 特許庁

To provide an information reproducing device which can be reduced in electric power consumption by cache control assuming a user's operation or decreasing of access frequencies to media.例文帳に追加

ユーザの操作を想定したキャッシュ制御や、メディアへのアクセス頻度を減少することで、消費電力削減を可能とした情報再生装置を提供する。 - 特許庁

The method also includes allocating a portion of space in the first type of storage to serve as a cache memory during a write operation and/or a read operation, and reducing a latency associated with the response to a write request and/or a read request through performing the corresponding write operation and/or the read operation through the first type of storage.例文帳に追加

第１のタイプのストレージの一部を、書き込み動作および／または読み取り動作の間にキャッシュメモリとして割り当て、第１のタイプのストレージを通じた書き込み動作および／または読み取り動作を実行することによって、各要求の応答待ち時間を削減する。 - 特許庁

The adapters 1, 2, the cache memory, and the common bus, are duplicated for realizing fallback operation in the case of a fault, and the joint part of each adapter, the cache memory and the common bus can be hot-swapped so that maintenance check and part replacement can be carried out without stopping the system.例文帳に追加

アダプタ１，２，キャッシュメモリ及びコモンバスは二重化され、障害時の縮退運転を可能とし、また各アダプタ及びキャッシュメモリとコモンバスとの結合部は、活線挿抜可能としシステム無停止で保守点検部品交換を可能とする。 - 特許庁

In copying the data in the certain area within the storage device to the plurality of areas, when original data for the copying are read to a cache memory, the data are processed to be copied to a plurality of copy destination areas on the cache memory in this single readout operation.例文帳に追加

記憶装置内のある一つのエリアのデータを複数のエリアにコピーする場合、当該コピー元データをキャッシュメモリへ読み出したとき、この１回の読み出しにつきそのデータをキャッシュメモリ上の複数のコピー先エリアへコピー処理を実施する。 - 特許庁

When the depression button 42 is depressed, data stored in the cache memory 34 are written in a disk 32, so that it is possible to physically synchronize a disk and a cache, and that even when a USB hard disk 20 is removed, it is possible to maintain data without performing any unmount operation.例文帳に追加

押しボタン４２が押下されたときに、キャッシュメモリ３４に記憶されているデータをディスク３２に書き込むことでディスクとキャッシュの物理的な同期をとり、アンマウント操作せずにＵＳＢハードディスク２０を取り外してもデータを保全する。 - 特許庁