「chip array」に関連した英語例文の一覧と使い方(6ページ目) - Weblio英語例文検索

To provide a self-scanning light-emitting element array chip where the number of light-emitting points lit at the same time is two for every one chip without increasing a Y-direction distance (d) between the chips.例文帳に追加

チップ間のｙ方向距離ｄを大きくすることなく、同時に点灯できる発光点の数を１チップあたり２個にすることのできる自己走査型発光素子アレイチップを提供する。 - 特許庁

To provide a manufacturing method of a light emitting diode array by which necessary chip dimensional accuracy is obtained even in the case of using a standard dicing method and breaking off and cracking of a chip are suppressed.例文帳に追加

標準的なダイシング方法を使用しても必要なチップ寸法精度が得られ、且つチップの欠け、クラックを抑えることが可能な発光ダイオードアレイの製造方法を提供すること。 - 特許庁

An LED (light emitting diode) array 7 of a backlight 22 has a plurality of LED chips of which the single chip is composed of red, green and blue LED elements.例文帳に追加

バックライト２２のＬＥＤアレイ７は、赤，緑，青のＬＥＤ素子が１チップになった複数のＬＥＤチップを有している。 - 特許庁

Positions of bonding pads 54, 55 of a ϕ_I line 14 and ϕ_A line 15 are arranged in both ends of the chip that sandwiches a light emitting element array.例文帳に追加

φ_Ｉ ライン１４とφ_Ａ ライン１５のボンディングパッド５４，５５の位置を、発光素子アレイを挟んだチップ両端に配置する。 - 特許庁

The pads may be arranged in variety of designs, including a leadless chip carrier (LCC) design and a ball grid array (BGA) design.例文帳に追加

パッドは、リードレスチップキャリア（ＬＣＣ）設計及びボールグリッドアレー（ＢＧＡ）設計を含む、多岐にわたる設計にて配置することができる。 - 特許庁

An antenna array is assembled by directly attaching a flip chip transmit/receive (T/R) module 1 to an antenna circuit board 2.例文帳に追加

アンテナアレイは、フリップチップ送信／受信（Ｔ／Ｒ）モジュール１をアンテナ回路基板２に直接取り付けることによって組み立てられる。 - 特許庁

The MEMS mirror array chip 13 controls the reflection direction of incident light with the micromirror element having a movable reflection body.例文帳に追加

MEMSミラーアレイチップ１３は、可動反射体を有するマイクロミラー素子により入射光の反射方向を制御できるものである。 - 特許庁

To enhance a degree of freedom of a board wiring under a heatsink on which a semiconductor chip is mounted of a land grid array type package.例文帳に追加

ランドグリッドアレイタイプのパッケージにおける、半導体チップが搭載された放熱板下の基板配線の自由度を向上させる。 - 特許庁

To provide a method of manufacturing an embedded type chip with a plurality of dies in a stack array improved in electric interconnecting performance.例文帳に追加

電気相互接続性能を向上させたスタック式配列での複数ダイの埋め込み型チップの製作方法を提供する。 - 特許庁

To provide an array structure having reduced program disturbance and requiring less chip area, and an improved MTP (Multiple-Times Programming) memory.例文帳に追加

本発明は、プログラム障害を低減し、チップ領域が小さくなるアレイ構造および改良されたMTPメモリーを提供する。 - 特許庁

Circuit substrates 1, 2 having an LED array chip 6 is fixed by being nipped with a base section 3 as a heat radiating plate and a fixing member 9.例文帳に追加

ＬＥＤアレイチップ６を備えた回路基板１，２を放熱板である基部３と固定部材９とで挟んで固定する。 - 特許庁

In the light-receiving chip 15 of the photoelectric encoder, a plurality of photodiodes 23 are arranged in a shape of an array along a measuring axis X.例文帳に追加

光電式エンコーダの受光チップ１５には、複数のフォトダイオード２３が測定軸Ｘに沿ってアレイ状に配置されている。 - 特許庁

A conventional MEMS device array has a number of mechanical devices respectively driven by a multi chip module MCM.例文帳に追加

一般的なＭＥＭＳデバイスアレイは、各々がマルチチップモジュール（ＭＣＭ）によって駆動される多数の個々の機械的デバイスを備える。 - 特許庁

A semiconductor chip capable of programming circuit constitution such as FPGA(field programmable gate array) constitutes a control circuit 103.例文帳に追加

回路構成をプログラム可能な半導体チップ、例えば、ＦＰＧＡ（フィールド・プログラマブル・ゲートアレイ）により制御回路１０３を構成する。 - 特許庁

The semiconductor device comprises a semiconductor chip 1 comprising an aggregate pad array 5 arrayed on a main surface, inner leads 21a and 21c which are arrayed around at least three sides of the semiconductor chip and opposed to the crossing sides of the chip which is to be wire-bonded to the aggregate pad array 5, and inner leads 21b which is opposed to the facing side of the chip.例文帳に追加

主面上に配列された集約パッド列５を有する半導体チップ１と、半導体チップの周囲において少なくとも３つの辺に沿うように配列され、前記集約パッド列５とワイヤボンディングされることとなるチップの交差辺に対向するインナーリード２１ａおよび２１ｃ、ならびにチップの相対向する辺に対向するインナーリード２１ｂとを備える。 - 特許庁

The array substrate 100 includes a base substrate 110 having an array area AA where a pixel array PA is formed, signal transmitting areas TA1, TA2 where a signal transmission unit is provided, and chip mounting areas CA1, CA2 where driving chips are mounted.例文帳に追加

アレイ基板１００において、ベース基板１１０は、画素アレイＰＡが形成されるアレイ領域ＡＡ、信号伝送部が具備される信号伝送領域ＴＡ１，ＴＡ２、及び駆動チップが実装されるチップ実装領域ＣＡ１，ＣＡ２を有する。 - 特許庁

To change the allocation of a pad for external connection according to a function to be actualized by a gate array and to actualize a plurality of functions by the same chip through easy setting as to a semiconductor integrated circuit which has a gate array and a microcomputer mounted on a single chip.例文帳に追加

ゲートアレイとマイクロコンピュータを１チップに搭載した半導体集積回路において、ゲートアレイにより実現しようとする機能に応じて外部接続用パッドの割り当てを変更でき、簡単な設定により複数の機能を同一チップで実現可能とする。 - 特許庁

The liquid crystal display is constituted by mounting an integrated circuit element (driving IC chip 3) on an array substrate 1, and connecting wiring lines formed in the display area H of the array substrate 1 to output terminals of the driving IC chip 3 via wiring lines.例文帳に追加

アレイ基板１上に集積回路素子（駆動用ＩＣチップ３）が実装されるとともに、駆動用ＩＣチップ３の出力端子にアレイ基板１の表示領域Ｈに形成された配線が中間配線を介して接続されてなる液晶表示装置である。 - 特許庁

To provide an optical printer head which facilitates the mounting of a light emitting element array chip and a head substrate and can easily achieve the electrical connection between a connecting terminal electrode of the light emitting element array chip and a wiring pattern of the head substrate, and a method of manufacturing the optical printer head and an optical printer.例文帳に追加

本発明は、発光素子アレイチップとヘッド基板との搭載が容易となり、発光素子アレイチップの接続端子電極とヘッド基板の配線パターンとの電気的な接続が非常に容易に達成できる光プリンタヘッドおよびプリンタを提供することにある。 - 特許庁

An array waveguide diffraction grating element 61C comprises three chips which are a 1st AWG chip 121_1, a 2nd AWG chip 121_2 bonded to the 1st AWG chip 121_1 through a cutting line 63, and a 3rd AWG chip 121_3 bonded to the 2nd AWG chip 121_2 through another cutting line 102.例文帳に追加

アレイ導波路回折格子素子６１Ｃは、第１のＡＷＧチップ１２１_1と、この第１のＡＷＧチップ１２１_1と切断線６３を介して接着された第２のＡＷＧチップ１２１_2と、第２のＡＷＧチップ１２１_2と他の切断線１０２を介して接着された第３のＡＷＧチップ１２１_3との３つのチップから構成されている。 - 特許庁

An array waveguide diffraction grating element 61C comprises three chips of; a first AWG chip 121_1; a second AWG chip 121_2 made to adhere to the fist AWG chip 121_1 through a cut line 63; and a third AWG chip 121_3 made to adhere to the second AWG chip 121_2 through another cut line 102.例文帳に追加

アレイ導波路回折格子素子６１Ｃは、第１のＡＷＧチップ１２１_1と、この第１のＡＷＧチップ１２１_1と切断線６３を介して接着された第２のＡＷＧチップ１２１_2と、第２のＡＷＧチップ１２１_2と他の切断線１０２を介して接着された第３のＡＷＧチップ１２１_3との３つのチップから構成されている。 - 特許庁

The infrared sensor module comprises: an infrared sensor chip 100 having multiple pixel parts 2 which are arranged in an array on one surface side of a semiconductor substrate 1, and each of which includes a temperature sensitive part 30 comprising a thermopile 30a; an IC chip 122 for cooperating with the infrared sensor chip 100; and a package 133 for housing the infrared sensor chip 100 and the IC chip 122.例文帳に追加

サーモパイル３０ａにより構成される感温部３０を具備する複数の画素部２が半導体基板１の一表面側においてアレイ状に配置された赤外線センサチップ１００と、赤外線センサチップ１００と協働するＩＣチップ１２２と、赤外線センサチップ１００およびＩＣチップ１２２が収納されたパッケージ１３３とを備えている。 - 特許庁

The holding groove (42) has an open end at a terminal of the resin layer (40) positioned at a side of the IC chip (34) with respect to an array direction of the IC chip (34) and the photoelectric conversion element (32), and at least a part of the distal end portion of the optical fiber (23) extends along the IC chip (34).例文帳に追加

保持溝(42)は、ＩＣチップ(34)及び光電変換素子(32)の配列方向でみて、ＩＣチップ(34)側に位置する樹脂層(40)の端に開口端を有し、光ファイバー(23)の先端部の少なくとも一部は、ＩＣチップ(34)に沿って延びている。 - 特許庁

When an area array type semiconductor chip is soldered to a substrate having wiring capable of mounting the semiconductor chip, reflow soldering is performed using flux generating such a capillary force as the chip and the substrate attract each other when solder fuses.例文帳に追加

半導体チップ搭載可能な配線を有する基板上にエリアアレイ型半導体チップをはんだ付け実装する際に、はんだ溶融時に該チップと該基板が引き合うような毛細管力を発生させるフラックスを用いてリフローはんだ付けを行なう。 - 特許庁

To provide a land grid array electric connector capable of preventing the tendency of a chip module to move with respect to a conductive terminal, and of ensuring stable contact of the conductive terminal to the chip module, by electrically connecting between the chip module and a circuit board.例文帳に追加

チップモジュールと回路基板の間を電気的に接続し、導電端子に対して、チップモジュールが移動する傾向を防止でき、導電端子がチップモジュールに安定的に接触することを確保できるランドグリッドアレイ電気コネクタを提供する。 - 特許庁

Projection which takes as reference plane of the long side of array chips 32 is a straight projection 34, and the projection from the reference end face of the short side of the array chip at one end is a dotted projection 36.例文帳に追加

アレーチップ３２の長辺の端面を基準とする突起は、１本の直線状の突起３４であり、片端のアレーチップの短辺の端面を基準とする突起は、点状の１個の突起３６である。 - 特許庁

A semiconductor device is manufactured using a lead frame designed for use with a MAP (Mold Array Package) which has a plurality of mounting sections disposed in array form, in each of which a semiconductor chip is mounted.例文帳に追加

各々に半導体チップが搭載される複数の搭載部がアレイ状に配置されたＭＡＰ（Ｍｏｌｄ Ａｒｒａｙ Ｐａｃｋａｇｅ）用のリードフレームを用いて半導体装置が製造される。 - 特許庁

The sensor 22 comprises a magnetic sensor array with magnetic sensor elements disposed in an array shape or a two-dimensional vector sensor, and a sensor IC with its signal reading circuit and angle calculation means integrated on a semiconductor chip.例文帳に追加

前記センサ２２は、磁気センサ素子をアレイ状に並べた磁気センサアレイ、または２次元ベクトルセンサと、その信号読出回路および角度計算手段を半導体チップに集積したセンサＩＣからなる。 - 特許庁

To reduce man-hours concerning a circuit for testing a gate array provided in a one-chip ASIC microcomputer and automatically convert test vectors for the gate array to test vectors for a semiconductor integrated circuit device.例文帳に追加

ゲート・アレイ部を備えたワンチップＡＳＩＣマイコンにおいて、ゲート・アレイ部の試験のための回路についての工数を削減し、ゲート・アレイ部のテストベクタを半導体集積回路装置のテストベクタに自動で変換する。 - 特許庁

A large scale ring oscillator 2 is formed on a gate array master chip 1 using a large majority of transistors out of all the transistors in a gate array, and the ring oscillator 2 is self-oscillated to detect its generated frequency.例文帳に追加

ゲートアレイマスタチップ１上にゲートアレイの全てのトランジスタの大多数を使って大規模リングオシレータ２を形成し、大規模リングオシレータ２を自己発振させて、その発振周波数を検出する。 - 特許庁

To keep the distance between the light guide plate 2 and the LED array 3, a spacer in a cylindrical shape or a rectangular parallelepiped shape is provided on both sides of an LED chip 32 on a mounting board 31 of the LED array 3.例文帳に追加

導光板２とLEDアレイ３との間の距離を確保するために、LEDアレイ３の実装基板３１上のLEDチップ３２の両側に円筒形状もしくは直方体形状のスペーサを設ける。 - 特許庁

A DRAM 121 in which a semiconductor integrated circuit is incorporated in a chip is provided with a redundant memory cell array 123 for monitoring a refresh-time other than a regular memory cell array 122 storing actual data.例文帳に追加

半導体集積回路がチップ内に内蔵するＤＲＡＭ１２１に、実際のデータをストアする正規メモリセルアレイ１２２以外にリフレッシュ時間をモニタするための冗長メモリセルアレイ１２３を設ける。 - 特許庁

COPLANAR-WAVEGUIDE JOSEPHSON JUNCTION ARRAY STRUCTURE, DIGITAL-ANALOG CONVERTER USING IT, JUNCTION ARRAY FOR PROGRAMMABLE JOSEPHSON VOLTAGE STANDARD, CHIP FOR JOSEPHSON VOLTAGE STANDARD AND JOSEPHSON VOLTAGE GENERATION DEVICE例文帳に追加

準平面導波路型ジョセフソン接合アレー構造体、それを用いたデジタル−アナログ変換器、プログラマブルジョセフソン電圧標準用接合アレー、ジョセフソン電圧標準用チップ、ジョセフソン電圧発生装置 - 特許庁

A bump array 2 of a 1st layer and an insulating layer 3 are formed on a semiconductor chip 1, the bump array 2 of the 1st layer is exposed in the insulating layer 3, and a bump array 5 of a 2nd layer is formed on a wiring pattern 4 on the insulating layer 5 and is electrically connected to the bump array 2 of the 1st layer.例文帳に追加

半導体チップ１上に第１階層のバンプアレイ２及び絶縁層３が形成され、絶縁層３に第１階層のバンプアレイ２が露出し、絶縁層３上の配線パターン４上に第２階層のバンプアレイ５が形成され、第２階層のバンプアレイ５と第１階層のバンプアレイ２とが電気接続されている。 - 特許庁

A memory chip 10 has a memory cell array 11 including a plurality of cell array areas 11a-11d for storing data, and a data register 13 including a plurality of data register areas 13a-13d corresponding respectively to the cell array areas 11a-11b for temporarily storing data of the memory cell array 11.例文帳に追加

メモリチップ１０は、複数のセルアレイエリア１１ａ乃至セルアレイエリア１１ｄを有してデータを記憶するメモリセルアレイ１１と、セルアレイエリア１１ａ乃至セルアレイエリア１１ｄと１対１で対応する複数のデータレジスタエリア１３ａ乃至データレジスタエリア１３ｄを有してメモリセルアレイ１１のデータを一時記憶するデータレジスタ１３とを備える。 - 特許庁

An LED array chip 2 (semiconductor light-emitting device) is equipped with a substrate 7, an LED array which consists of 35 LEDs 6 formed on the substrate 7 by crystal growth, a substrate exposure 7 which is formed around the LED array, and a phosphor film 48 overlying the substrate exposure 7 and the LED array.例文帳に追加

ＬＥＤアレイチップ２（半導体発光装置）は、基板７と、当該基板７上に結晶成長によって形成された３５個のＬＥＤ６からなるＬＥＤアレイと、当該ＬＥＤアレイを取り囲むように形成された基板露出部７と、基板露出部７と前記ＬＥＤアレイとを覆う蛍光体膜４８を備えている。 - 特許庁

I/O cells 12 and 13, a boundary scan circuit 16, a controller 17 and an inner circuit 18 are arranged inside a gate array chip 11-2.例文帳に追加

ゲートアレイチップ１１−２内には、Ｉ／Ｏセル１２，１３、バウンダリスキャン回路１６、コントローラ１７及び内部回路１８が配置される。 - 特許庁

As a result, a space occupied by the signal line on a chip is minimized, and a data interference between the memory cell array and the signal line is prevented.例文帳に追加

その結果、チップ上で信号ラインが占める空間が最小化され、メモリセルアレイと信号ライン間のデータ干渉が防止される。 - 特許庁

To provide a nonvolatile memory capable of scrambling or randomization of data stored in an array of nonvolatile memory cells with mechanisms within an integrated-circuit memory chip.例文帳に追加

集積回路メモリチップ内の機構により、不揮発性メモリセルアレイに蓄積されるデータのスクランブリングまたはランダム化を可能にする。 - 特許庁

The array type light emitting module has blue 20B, red 20R, green 20G, yellow 20Y and amber light emitting chip set 20A.例文帳に追加

該アレイ型発光モジュールは、青色２０Ｂ、赤色２０Ｒ、緑色２０Ｇ、黄色２０Ｙ及び琥珀色発光チップセット２０Ａからなる。 - 特許庁

To provide a method and a device, capable of testing a multiple memory array regarding multiplex processor cores (105-108) on a single computer chip (100).例文帳に追加

本発明の方法及び装置は、単一コンピュータチップ（100）上の多重プロセッサコア（105〜108）と関連する多重メモリメモリアレーの試験を可能にする。 - 特許庁

The RF reader is constituted of an antenna array 104 in which a plurality of antennas are arranged and scans an IC chip 105 before starting optical scanning.例文帳に追加

RFリーダーは複数のアンテナを並べたアンテナアレイによって構成されており、光学スキャンを行う前にICチップのプレスキャンを行う。 - 特許庁

A voltage drop rate calculation part 1c calculates supply voltage drop rates of the semiconductor chip by the array of the macros and power wiring grid.例文帳に追加

電圧降下率算出部１ｃは、マクロ及び電源配線網の配置による半導体チップの電源電圧降下率を算出する。 - 特許庁

To provide a flip chip ball grid array substrate equipped with a high-density circuit pattern and a core of ultra-thin plate, and also to provide a method of manufacturing the same.例文帳に追加

高密度の回路パターンおよび超簿板のコアを具備したフリップチップボールグリッドアレイ基板およびその製造方法を提供する。 - 特許庁

A member is supported by a support means with the width of a gap between the member and the micro-array chip being variable according to force from the exterior.例文帳に追加

支持手段は、部材とマイクロアレイチップとの間の間隙幅を外部からの力に従って可変できる状態で部材を支持する。 - 特許庁