「clock input」に関連した英語例文の一覧と使い方(22ページ目) - Weblio英語例文検索

The method and the device employed for the detection of a phase error between the edge of an input data signal and the edge of a clock signal are disclosed.例文帳に追加

入力データ信号のエッジとクロック信号のエッジとの間の位相誤差を検出するために使用される方法及び装置を開示する。 - 特許庁

A counter 21 is provided for outputting a count when the input signal f1 reaches N cycles, which is employed for the clock of the D-FF circuit 8.例文帳に追加

さらに、入力信号ｆ１がＮ周期に達したときに出力するカウンタ２１を設け、Ｄ−ＦＦ回路８のクロックに採用する。 - 特許庁

Thus, the input audio signal X is sequentially ADD-converted for each clock and a 1-bit serial digital audio signal is obtained as the output Y of the comparator 3.例文帳に追加

従って、１クロック毎に順次Ａ／Ｄ変換され、比較器３の出力Ｙとして１ビットのシリアルディジタル音声信号が得られる。 - 特許庁

The delay-locked loop is controlled by the phase control signal, locks the phase of the internal clock signal with the phase of the input signal, and generates a recovery locking signal.例文帳に追加

遅延同期ループは、前記内部クロック信号の位相を前記入力信号の位相に同期させて復元同期信号として発生する。 - 特許庁

When the level change of an input clock c5b is detected by an EX-OR circuit 28 for a counter circuit 24, a count-up section 29 starts counting.例文帳に追加

カウンタ回路２４のＥＸ・ＯＲ回路２８で入力クロックｃ５ｂのレベル変化が検出されると、カウントアップ部２９はカウントを開始する。 - 特許庁

Input data are sampled by a high-speed clock and decoded in accordance with a rising edge interval value, a falling edge interval value and a 2T interval value.例文帳に追加

高速クロックにより入力データをサンプリングし、立ち上がりエッジ間隔値と立ち下がりエッジ間隔値および２Ｔ間隔値により復号する。 - 特許庁

The device includes a signal control unit having at least two signal input terminals, a counting control unit, and a clock generator.例文帳に追加

本発明に係る装置は、少なくとも２つの信号入力端を有する信号制御ユニットと、計数制御ユニットと、クロック生成器と、からなる。 - 特許庁

If a key matrix is depressed and the key input data is confirmed by a microcomputer 5, the operation of wave correction clock circuit 3 is started to obtain a time code.例文帳に追加

キーマトリクスが押されると、マイコン４でキー入力データが確認されると、電波修正時計回路３の動作を開始させ、タイムコードを得る。 - 特許庁

To input a video signal normally by compensating variation in duty ratio of a clock signal inputted to a liquid crystal driving circuit.例文帳に追加

液晶駆動回路に入力されるクロック信号のデューティー比の変動を補償し、映像信号の取り込みが正常に行えるようにする。 - 特許庁

To access a column address at high speed burst rates and to input a new random column address to each clock period without being limited by "2N rule".例文帳に追加

「２Ｎルール」の制限を受けることなく、高速バーストレートで列アドレスをアクセスし、新しいランダムな列アドレスを各クロック周期に入力する。 - 特許庁

To provide a real-time clock unit capable of detecting the abnormality of a data input without preparing specially a data for check.例文帳に追加

チェック用のデータを特別に作成することなく入力されたデータの異常を検出することができるリアルタイムクロック装置を提供する。 - 特許庁

Any of plural memory cores is operated based on a clock signal and an address signal supplied respectively to plural input/output ports.例文帳に追加

複数の入出力ポートにそれぞれ供給されるクロック信号およびアドレス信号に基づいて、複数のメモリコアのいずれかが動作する。 - 特許庁

A frequency measuring counter 13 counts up clock signals of which frequency is halved by a frequency halving circuit 12 at the 'H' level period of an input signal.例文帳に追加

周波数測定カウンタ１３は、入力信号の「Ｈ」レベルの期間に、２分周回路１２で２分周されたクロック信号を計数する。 - 特許庁

The memory cards 20 inserted in the loading parts 11 share a set of signal lines CLK (clock), BS (bus state), DIO (data input/output).例文帳に追加

装着部１１に挿入されたメモリカード２０は、一組の信号線ＣＬＫ（クロック），ＢＳ（バスステート），ＤＩＯ（データ入出力）を共有している。 - 特許庁

A select circuit 10 or 13 is added to a register input unit to prevent the malfunction due to switching of the register control signal during the clock stopped.例文帳に追加

またクロック停止中のレジスタ制御信号切換による誤動作防止のため、レジスタ入力部に選択回路１０ないし１３を追加する。 - 特許庁

The pulse booster circuit 100 further boosts and outputs the output voltage of a charge pump 31 boosting an input clock signal.例文帳に追加

パルス昇圧回路１００は、入力されるクロック信号を昇圧するチャージポンプ部３１の出力電圧をさらに昇圧して出力する。 - 特許庁

The read circuit 110 allows an external device (e.g. a memory tester) to supply test clock pulses to an input of the digital counter during the test mode.例文帳に追加

該読み出し回路110は、テストモード中に外部装置（例えばメモリテスタ）がディジタルカウンタの入力にテストクロックパルスを供給することを可能にする。 - 特許庁

To improve the transferring speed of an FIFO circuit to be used for the connection of equipment whose clock frequencies are different and the input and output of data.例文帳に追加

クロック周波数が相違する機器間の接続、データの入出力に使用されるＦＩＦＯ回路の転送速度等を向上させる。 - 特許庁

A PLL 12 and a VCO 14 generate a pair of quadrature phase clock signals P1 and P2, having almost the same frequencies as the frequencies of an input digital data signal.例文帳に追加

PLL12及びVCO14は、入力デジタル・データ信号の周波数にほぼ等しい周波数で１対の直角位相クロック信号P1,P2を発生する。 - 特許庁

Timing pulses generated from a clock-pulse generation section 2100 are input to an amount-of-transmission-delay measurement section 2102 and a timing delay circuit 2104.例文帳に追加

クロック・パルス生成部２１００から発せられたタイミングパルスは伝送遅延量測定部２１０２とタイミング遅延回路２１０４に入力される。 - 特許庁

To provide a DLL circuit capable of reliably stabilizing delay time in one period of an input clock signal.例文帳に追加

本発明は、遅延時間を入力クロック信号の１周期に確実に安定させることが可能なＤＬＬ回路を提供することを目的とする。 - 特許庁

To reduce the power consumption of a data sampling unit for selecting a phase of a clock signal which is suitable for the sampling of payload data via an input interface.例文帳に追加

入力インタフェースでペイロードデータのサンプリングに適切なクロック信号の位相を選択するデータサンプリングユニットの消費電力を低減する。 - 特許庁

To generate pulse signals which are constituted of clock waveforms having levels different from each other, on the basis of less kind of input signals.例文帳に追加

より少ない種類の入力信号に基づいて、互いに異なるレベルを有するクロック波形によって構成されるパルス信号を生成する。 - 特許庁

The first sampling circuit samples a logical state of input data in response to the first edge of the first clock signal and maintains the result of the sampling.例文帳に追加

第１サンプリング回路は、第１クロック信号の第１エッジに応答して入力データの論理状態をサンプリングしてサンプリング結果を維持する。 - 特許庁

A phase comparator 2 performs phase comparison on data DATA and a clock CLK and outputs the results of phase comparison to one input of a multiplexer(MUX) 3.例文帳に追加

位相比較器２はデータＤＡＴＡとクロックＣＬＫとを位相比較して位相比較結果をＭＵＸ３の一方入力に出力する。 - 特許庁

A reference clock signal from a total control unit 60 and a speed signal from a magnet position detector 62 are input to the drive control unit 72.例文帳に追加

駆動制御部７２へは、全体制御ユニット６０からの基準クロック、マグネット位置検出器６２からの速度信号が入力される。 - 特許庁

To latch an input signal using both edges of the rising and falling of a clock signal without generating glitch noise with easy design.例文帳に追加

設計が容易でグリッチノイズを発生させることなくクロック信号の立ち上がりと立ち下がりの両エッジを用いて入力信号をラッチする。 - 特許庁

To provide a clock data reproducing circuit which can follow an input signal, accompanying frequency variation, with high precision at high speed.例文帳に追加

周波数変化を伴う入力信号に対しても高速かつ高精度に追従することができるクロックデータ再生回路を提供する。 - 特許庁

A data input/output signal DQ and the reference clock (a data strobe signal DQS) are output from the device under test 200.例文帳に追加

被試験デバイス２００からは、読み出されるデータ入出力信号ＤＱと共に基準クロック（データストローブ信号ＤＱＳ）が出力される。 - 特許庁

When the alarm time and alarm setting information are input, a master alarm clock 1A acquires a code corresponding to the alarm setting information.例文帳に追加

マスタのアラーム時計１Ａは、アラーム時刻とアラーム設定情報とが入力されると、アラーム設定情報に対応する符号を取得する。 - 特許庁

To provide a semiconductor device capable of adjusting a timing deviation between a clock signal and a data signal in an input circuit.例文帳に追加

入力回路でのクロック信号及びデータ信号のタイミングずれを調整することが可能な半導体装置を提供することを目的とする。 - 特許庁

The hemodynamometer stores a measured blood pressure value with associated input information from a clock 106 showing a measurement time in a memory 107.例文帳に追加

血圧計は、測定された血圧値に、クロック１０６から入力される測定時刻を表わす情報を対応付けてメモリ１０７に格納する。 - 特許庁

Audio data D0-D2 are respectively received from input terminals DAI0-DAI2 synchronously with a half period of a sampling clock WCK.例文帳に追加

サンプリングクロックＷＣＫの１／２周期に同期して、入力端子ＤＡＩ０〜ＤＡＩ２から、オーディオデータＤ０〜Ｄ２をそれぞれ入力する。 - 特許庁

An up-down counter 39 generates a count value corresponding to a lead or lag amount of the feedback signal corresponding to a reference input clock signal.例文帳に追加

アップダウンカウンタ３９は、基準入力クロック信号に対するフィードバック信号の進み量又は遅れ量に対応する計数値を生成する。 - 特許庁

In the flash memory data storage apparatus, a multistage flash input buffer unit is incorporated in which data bus width is gradually extended and the period of a control clock is gradually made longer.例文帳に追加

データバス幅が漸次増加し、制御する制御クロックの周期が漸次増加する多段階のフラッシュ入力バッファ部を内蔵する。 - 特許庁

The analog/digital converter circuit captures an analog input A100 at the 1st clock and executes/completes the analog/digital conversion at 2 to (N+1) sets of clocks.例文帳に追加

ＡＤ変換回路は、クロックの１個目でアナログ入力Ａ１００を取りこみ、２〜Ｎ＋１個のクロックでＡＤ変換を実施・完了する。 - 特許庁

A game machine is provided with a random number clock generating circuit 14 which generates a random number clock, a random number counter 13 which counts the random value from the random number clock generated while outputting a carryout signal each time a countable maximum value is reached, and a monostable multi-vibrator 133 which gets the carryout signal input and the clock abnormal signal output when the carryout signal is not input for a predetermined time.例文帳に追加

乱数クロックを発生させる乱数クロック発生回路１４と、発生した乱数クロックに基づき乱数値をカウントするとともに、カウント可能な最大値に達する毎にキャリーアウト信号を出力する乱数カウンタ１３と、キャリーアウト信号が入力されるとともに、当該キャリーアウト信号が所定時間入力されないときにクロック異常信号を出力する単安定マルチバイブレータ１３３と、を備える構成としてある。 - 特許庁

The method and apparatus comprise a step of sending an output of a free-running counter incremented every time a double-speed clock rises for the on-chip system, to a comparator for a clock shaper logic unit, and a step of sending at least one input from a central processing unit (CPU), that is, the input specifying a desired frequency, to the comparator for the clock shaper logic unit.例文帳に追加

オンチップ・システムに対して２倍速クロックが立ち上がるたびに増分される自走カウンタの出力を、クロック整形ロジック・ユニットの比較器に送るステップと、中央処理装置（ＣＰＵ）からの少なくとも一つの入力であって所望の周波数を特定する入力をクロック整形ロジック・ユニットの比較器に送るステップとを備える方法及び装置が提供される。 - 特許庁

An MCU 2 has bus control line output terminals 16 and 17, horizontal drive pulse input terminal 18, a vertical drive pulse input terminal 19, OSD signal output terminals 20 to 23, a reset pulse input terminal 24, a power source voltage output terminal 29, and a clock input terminal 31 concentrically provided at the same side.例文帳に追加

また、ＭＣＵ２が有するバス制御線出力端子１６，１７、水平ドライブ用パルス入力端子１８、垂直ドライブ用パルス入力端子１９、ＯＳＤ信号出力端子２０〜２３、リセットパルス入力端子２４、電源電圧出力端子２９、クロック入力端子３１を、同一の辺に集約して設ける。 - 特許庁

The semiconductor device 100 is provided with an external clock signal input terminal 101, external reset signal input terminal 102, input driver 103, an input driver 104, flip-flop 105, a delay element 106, 1/n counter 107, output driver 108, and external output terminal 109.例文帳に追加

本発明の半導体装置１００は、外部クロック信号入力端子１０１と、外部リセット信号入力端子１０２と、入力ドライバ１０３と、入力ドライバ１０４と、フリップフロップ１０５と、ディレイ素子１０６と、１／ｎカウンタ１０７と、出力ドライバ１０８と、外部出力端子１０９と、を備えている。 - 特許庁

A reading clock CKR is given to a read control section 40 with the read permission signal, and the read control section 40 reads the input data from the FIFO 10.例文帳に追加

読み出し制御部４０は、読み出し許可信号に伴って読み出しクロックＣＫＲが与えられ、ＦＩＦＯ１０から入力データを読み出す。 - 特許庁

An inverter 131 and a clocked inverter 132 build up a master flip-flop, which takes in an input signal at a rising edge of a normally rotational clock signal CKP.例文帳に追加

インバータ１３１およびクロックドインバータ１３２はマスターフリップフロップを構成し、正転クロック信号ＣＫＰの立上りエッジでその入力信号を取り込む。 - 特許庁

A column address signal CAj is serially input to a column address decoder 11 in synchronization with an outer clock CLK from a higher-order bit to a lower-order bit in sequence.例文帳に追加

カラムアドレス信号ＣＡｊは、外部クロックＣＬＫに同期して、上位ビットから下位ビットへ順にカラムアドレスデコーダ１１にシリアル入力される。 - 特許庁

A first clock circuit 103, an input and output port 104 in addition to a power device 91 are connected to the CPU 102 via an inner bus.例文帳に追加

ＣＰＵ１０２には、電源装置９１の他に、第１クロック回路１０３や、入出力ポート１０４などが内部バスを介して接続されている。 - 特許庁

A holding circuit 20 is connected to one output terminal of the input differential pair 10 and performs a sample operation and a holding operation, based on a sampling clock signal.例文帳に追加

ホールド回路２０は、入力差動対１０の一方の出力端に接続され、サンプリングクロック信号に基づいて、サンプル動作と、ホールド動作とを行う。 - 特許庁