「clock input」に関連した英語例文の一覧と使い方(23ページ目) - Weblio英語例文検索

A DC-DC converter 210 raises an input voltage in accordance with a clock signal CK having a prescribed frequency and outputs a first driving voltage.例文帳に追加

ＤＣ−ＤＣコンバータ２１０は所定周波数のクロック信号ＣＫに応じて入力電圧を昇圧して第１駆動電圧を出力する。 - 特許庁

A sync section 31 delivers a clock signal 32 corresponding to the resolution in the main scanning direction in synchronism with input of an SOS signal 30-L1.例文帳に追加

そして，同期部３１では，ＳＯＳ信号３０−Ｌ１の入力に同期して，主走査方向の解像度に対応したクロック信号３２を出力する。 - 特許庁

The control circuit inputs data from the data terminal in accordance with the clock signal in response to the input of the write command, and stores data in the nonvolatile memory cell.例文帳に追加

書込コマンドの入力に応答して制御回路はクロック信号に応じてデータ端子からデータを入力し、不揮発性メモリセルへデータを格納する。 - 特許庁

The buffer section generates at least one lower-bit signal by latching at least one input clock signal from an ending time point of a counting operation.例文帳に追加

バッファ部はカウンティング動作の終了時点から少なくとも１つの入力クロック信号をラッチして少なくとも１つの下位ビット信号を発生する。 - 特許庁

The control circuit reads out data from the nonvolatile memory cell in response to the input of the read command, and outputs data from a data terminal in accordance with the clock signal.例文帳に追加

読み出しコマンドの入力に応答して制御回路は不揮発性メモリセルからデータを読み出し、クロック信号に応じてデータ端子からデータを出力する。 - 特許庁

Responding to the input of the read command, the control circuit reads data from the nonvolatile storage cell and outputs the data from the data terminal according to the clock signal.例文帳に追加

読み出しコマンドの入力に応答して制御回路は不揮発性メモリセルからデータを読み出し、クロック信号に応じてデータ端子からデータを出力する。 - 特許庁

A first transistor and a second transistor are connected in series between a clock input terminal and a first power source, and its connection intermediate point is made the output end.例文帳に追加

クロック入力端と第１の電源の間に、第１のトランジスタと第２のトランジスタを直列に接続し、その接続中点を出力端とする。 - 特許庁

The second clock signal is used as an input to a suitable clocked circuit of a type that benefits from optical isolation, such as an analog-to-digital converter (ADC).例文帳に追加

第２のクロック信号は、アナログ・デジタル変換器（ＡＤＣ）などの光絶縁から恩恵を受けるタイプの適当なクロック回路への入力として使用される。 - 特許庁

To provide a phase matching circuit which can precisely control (adjust) a phase even if an input signal is the signal of a fast clock.例文帳に追加

入力信号が高速クロックの信号である場合も精度よく位相制御（位相調整）を行うことが可能な位相整合回路を得ること。 - 特許庁

To provide a data input/output control circuit absorbing synchronization deviation by a clock speed difference between different systems to keep a buffer use amount stable.例文帳に追加

異なるシステム間のクロック速度差による同期ずれを吸収し、バッファ使用量を安定に保たれるデータ入出力制御回路を提供する。 - 特許庁

During charging operation of a step-up capacitor C1, a clock signal CLK of "H" level is inputted to the other input end of an NAND circuit 33.例文帳に追加

昇圧コンデンサＣ１の充電動作のとき、ＮＡＮＤ回路３３の他方の入力端に"Ｈ"レベルのクロック信号ＣＬＫが入力される。 - 特許庁

A wide range and dynamically reconfigurable CDR architecture recovers an embedded clock signal from serial input data with a wide range of operating frequencies.例文帳に追加

広範囲およびダイナミックにリプログラミング可能なＣＤＲアークテクチャは、広範囲の動作周波数でシリアル入力データから埋め込まれたクロック信号を回復する。 - 特許庁

Each of the pulse generators varies timing provided to change the falling edge of the clock signal, which defines an endpoint of an input operating period of each level sense type sequence circuit.例文帳に追加

パルス生成回路は、レベルセンス型順序回路の入力動作期間の終点を規定するクロック信号の立ち下がりエッジの変化タイミングを可変とする。 - 特許庁

When the input clock signal rises, the coupling capacitor 27 changes a gate voltage of the NMOS 13 to keep the on resistance value constant.例文帳に追加

カップリング容量２７は、入力クロック信号の立ち上がりの際にＮＭＯＳ１３のゲート電圧を変化させて前記オン抵抗値を一定に保つ。 - 特許庁

A counter 130R counts pulses oscillated by an internal oscillation circuit 120R for start-up in response to the leading edges of an input clock CLK.例文帳に追加

入力クロックＣＬＫの立ち上がりエッジに応答して立ち上がり用内部発振回路１２０Ｒから発振されるパルスがカウンタ１３０Ｒにてカウントされる。 - 特許庁

The selector SL1 selects the signal line 24 upon receipt of the memory write signal, and applies the delayed clock signal to input/output memory control circuits 22, 23.例文帳に追加

セレクタＳＬ１は、メモリライト信号の受信に応じて信号線２４を選択し、遅延されたクロック信号を入出力メモリ制御回路２２，２３に印加する。 - 特許庁

An acoustic signal (S) is inputted and coupled by a clock system with the acoustic signal conductor (3) by a signal input coupler (9) connected to a signal transmitter (8).例文帳に追加

音響信号（Ｓ）が、信号送信器（８）に接続された信号入力カプラ（９）によって音響信号伝導体（３）にクロック式に入力結合される。 - 特許庁

Thereafter, the PMOS 6 is turned off by a delay clock signal DCK, and the input changeover switch 2 is also switched to a reference voltage Vr side.例文帳に追加

その後、遅延クロック信号ＤＣＫによってＰＭＯＳ６がオフになると共に、入力切替スイッチ２は基準電圧Ｖｒ側に切り替えられる。 - 特許庁

The input of a reference clock R-CLK from a CCD driving circuit 17 via a CCD 15 to the PLL circuit 27 is opened/closed by an R-gate 26.例文帳に追加

ＣＣＤ駆動回路１７からＣＣＤ１５を経て、リファレンスクロックＲ−ＣＬＫがＰＬＬ回路２７に入力されるのをＲ−ゲート２６により開閉する。 - 特許庁

To enable input data to avoid write and read address contention of a memory unit, independently of frame constitution or packet constitution in a clock phase transfer circuit.例文帳に追加

クロック位相乗せ換え回路において、入力データがフレーム構成やパケット構成などの構成によらず、メモリ部の書込みと読出しのアドレス競合を回避する。 - 特許庁

A shift register circuit 10 is composed of a plurality of cascade-connected latch circuits 12 that latch an input signal in synchronization with a clock signal and output a resultant signal.例文帳に追加

クロック信号に同期して入力信号をラッチして出力するラッチ回路１２を複数カスケード接続してシフトレジスタ回路１０を構成する。 - 特許庁

In addition, in a cycle one clock ahead, input data Y (2n + 4) within a target area N1 is normalized to calculate the intermediate data S^1_n+2.例文帳に追加

また、その１クロック前の周期において、対象領域Ｎ１内の入力データＹ（２ｎ＋４）を規格化して中間データＳ^1_n+2が算出される。 - 特許庁

Responding to the input of the write command, the control circuit inputs data from the data terminal according to the clock signal and stores the data in the nonvolatile storage cell.例文帳に追加

書込コマンドの入力に応答して制御回路はクロック信号に応じてデータ端子からデータを入力し、不揮発性メモリセルへデータを格納する。 - 特許庁

As an inter-stage output of the shift register, an output corresponding to a bit clock term interval is output and input to an adder circuit and an addition output is obtained.例文帳に追加

シフトレジスタの段間出力としてビットクロック周期間隔に対応するものを出力し、加算回路に入力して、加算出力を得る。 - 特許庁

A counter 173 updates a count value C and outputs it to a random number value storage circuit 175 every time input is performed to the rising edge of the reference clock signals S1.例文帳に追加

カウンタ１７３は、基準クロック信号Ｓ１の立ち上がりエッヂに入力される毎に、カウント値Ｃを更新して乱数値記憶回路１７５に出力する。 - 特許庁

By setting the clock frequencies of two kinds of input/output ports to the same phase and an integer multiple, the synchronizing circuit can be further reduced.例文帳に追加

また、２種類の入出力ポートのクロック周波数を同位相、整数倍に設定することにより、さらに同期化回路を減らすことができる。 - 特許庁

To provide an adding and subtracting circuit for causing no decrease of a system clock speed by reducing the number of gates between the input and output of a signal.例文帳に追加

信号の入出力間におけるゲート数を少なくすることにより、システムクロック速度の低下を来たすことのない加減算回路を提供する。 - 特許庁

With judgment of the detection of the preamble as a moment, based on the input signal and the clock through a second setting time T, synchronization adjustment of both of them is carried out.例文帳に追加

プリアンブル検出が判定されたことを契機に、第２設定時間Tに渡る入力信号とクロックとに基づいて、両者の同期調整を行う。 - 特許庁

To secure the appropriate operating electric charge amount of signal electric charge independently of variation of power voltage and amplitude variation of a transfer clock caused by an external input.例文帳に追加

外部入力による電源電圧の変動や転送クロックの振幅変動にかかわらず、信号電荷の適正な取り扱い電荷量を確保する。 - 特許庁

To provide a data rate conversion circuit capable of converting a data rate without being influenced by the timing of input and output clock signals and without generating an error in output data.例文帳に追加

入力側と出力側のクロック信号のタイミングに影響されず、出力データに誤りを生じないデータ速度変換回路を提供する。 - 特許庁

The semiconductor device having a DAC is equipped with a test pattern generating means having a storage part which stores a test pattern, and an input terminal of a clock signal for test.例文帳に追加

テストパターンを記憶している記憶部をもつテストパターン発生手段と、テスト用クロック信号入力端子とを、ＤＡＣを有する半導体装置に備える。 - 特許庁

To reduce noise having the largest amplitude among a plurality of noises generated by clock signals of different frequencies included in an input signal.例文帳に追加

入力信号に含まれる異なる周波数のクロック信号による複数のノイズのうちの、最大の振幅を有するものを低減できるようにすること。 - 特許庁

In one embodiment, the first and second pulse signals are regenerated and amplified before they are input into a tri-state buffer to recover the clock signal.例文帳に追加

一実施態様では、第１のパルス信号と第２のパルス信号を再発生し増幅した後に３状態バッファに入力してクロック信号を再生する。 - 特許庁

The signal S50 is inverted by an inverter 80 and supplied, as an inner clock CKI, to a data input part 1, a data processing part 2 and a data output part 3.例文帳に追加

一方、信号Ｓ５０は、インバータ８０で反転され、内部クロックＣＫＩとしてデータ入力部１、データ処理部２及びデータ出力部３に供給される。 - 特許庁

Furthermore, a dynamic flip-flop 31 is used to synchronize the output of the signal selection circuit 30 with an input clock XIN and the output is used for a frequency division signal.例文帳に追加

また、信号選択回路３０の出力をさらにダイナミック型フリップフロップ３１で入力クロックＸＩＮで同期させ、分周信号として出力する。 - 特許庁

To provide a control voltage generating circuit, a PLL circuit and a clock synchronizing circuit which are superior in following property and stability, with respect to sharp change of an input.例文帳に追加

入力の急激な変化に対しても追従性や安定性が良好な制御電圧発生回路、ＰＬＬ回路及びクロック同期回路を提供する。 - 特許庁

The method and device, which are employed to apply high-performance phase modulation on a supplied input signal having data edge or clock edge, are disclosed.例文帳に追加

データエッジ又はクロックエッジを有する供給される入力信号に高性能の位相変調を加えるのに使用する方法及び装置を開示する。 - 特許庁

A lyrics data track is sequenced with the clock signal (a video sequencer 10) to display lyrics in synchronism with the externally input live video.例文帳に追加

このクロック信号で歌詞データトラックをシーケンスする（映像シーケンス部１０）ことにより、外部から入力されたライブ映像に同期して歌詞を表示することができる。 - 特許庁

A control router uses the corresponding clock signal and the sample rate signal for distributing each digital input signal to the corresponding digital-analog converters.例文帳に追加

制御ルータは、対応するクロック信号と共に、対応するデジタルアナログ変換器に各デジタル入力信号を分配するためにサンプルレート信号を使用する。 - 特許庁

A digital accumulator 10 contains a first adder stage 15 where an input addend is added to the least significant value of the output of the accumulator at a previous clock cycle.例文帳に追加

デジタルアキュムレータ（１０）は入力加数が前のクロック周期におけるアキュムレータの出力の最下位部の値に加えられる第１の加算器段（１５）を含む。 - 特許庁

When a selection signal SE of the selector 2 is "1", the flip-flop 1 inputs the external input data value Din and takes it in at a leading edge of the clock CK.例文帳に追加

フリップフロップ１は、セレクタ３の選択信号ＳＥが“１”の場合、外部入力データ値Ｄinを入力し、クロックＣＫの立ち上がりエッジで取り込む。 - 特許庁

To perform an operation margin test in case that a duty ratio varies while dispensing with the need for changing the duty ratio of an input clock signal in testing a semiconductor device.例文帳に追加

半導体装置の試験の際に、入力クロック信号のデューティ比を変更する必要なく、デューティ比が変動した場合の動作マージン試験を行う。 - 特許庁

To reduce a level difference (split noise) in signals for each pixel by suppressing electric interference of an input clock to a CCD sensor output signal.例文帳に追加

ＣＣＤセンサ出力信号への入力クロックの電気的干渉を抑えることにより、画素毎の信号のレベル差（スプリット・ノイズ）を減少させる。 - 特許庁

A reproduction sequence of data which are sampled for every clock cycle is equalized into a partial response waveform in a FIR filter 14, and then input into a FIR filter 17.例文帳に追加

クロック周期毎にサンプリングされた再生データ列がＦＩＲフィルタ１４でパーシャルレスポンス波形に等化された後、ＦＩＲフィルタ１７に入力される。 - 特許庁

When a pulse signal interruption circuit 12 receives a clock signal CLK, the circuit 12 interrupts the input of the pulse signal P to the output control circuit 52.例文帳に追加

パルス信号遮断回路１２は、クロック信号ＣＬＫを入力すると、出力制御回路５２におけるパルス信号Ｐの入力を遮断する。 - 特許庁