「clock source」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

When the IC chip 46 is supplied with clock pulses across the clock line 53 while receiving the supply of a power source VCC across the power source line 51, the IC chip 46 outputs the mounting pulses synchronized with the clock pulses to the mounting line 55.例文帳に追加

ＩＣチップ４６は、電源ライン５１を介して電源ＶＣＣの供給を受けている間に、クロックライン５３を介してクロックパルスが供給されると、クロックパルスに同期した装着パルスを装着ライン５５に出力する。 - 特許庁

The lighting device 1 includes a light source section 2, an input section 3, a recording section 4, a control section 5, a clock section 6, and a sound source section 7.例文帳に追加

照明装置１は、光源部２と、入力部３と、記憶部４と、制御部５と、時計部６と、音源部７とを備える。 - 特許庁

Also, a digital video signal DA to be sent from a display control circuit 200 to the source driver 300 is delayed according to the stop period of the output of the clock pulse of the source clock signal SCK.例文帳に追加

また、ソースクロック信号ＳＣＫのクロックパルスの出力の停止期間に応じて、表示制御回路２００からソースドライバ３００に送信されるデジタル映像信号ＤＡを遅延させる。 - 特許庁

To provide a semiconductor circuit device for making it unnecessary to synchronously arbitrate an interface between a block synchronizing with a source clock and an integrated circuit part operating with a frequency different from the source clock.例文帳に追加

ソースクロックに同期するブロックと、ソースクロックと異なる周波数で動作する集積回路部とのインターフェースを同期調停することが不要となる半導体回路装置の提供。 - 特許庁

A control circuit 1 boosts a power source voltage by controlling a power source voltage boost stabilizing circuit 35 according to operation modes and also selects an operation clock by controlling a clock selection circuit.例文帳に追加

制御回路１は、動作モードに応じて、電源電圧昇圧安定化回路３５を制御して電源電圧を昇圧すると共に、クロック選択回路を制御して動作クロックを選択する。 - 特許庁

An integrated circuit suited so as to respond to a clock wave source and a data signal is provided with a one-shot having an input terminal connected so as to respond to the clock wave source.例文帳に追加

クロック波ソースおよびデータ信号に応答するよう適応された集積回路は、クロック波ソースに応答するよう接続された入力端子を有するワンショットを具備している。 - 特許庁

The storage unit temporarily stores a first digital audio source signal from the digital microphone module according to the spread-spectrum clock, and outputs the first digital audio source signal according to the clock signal.例文帳に追加

格納ユニットは、スペクトラム拡散クロックに基づきデジタルマイクモジュールからの第一デジタル音源信号を一時記憶し、クロック信号に基づき第一デジタル音源信号を出力する。 - 特許庁

This I/O block 21 for the source clock outputs a source clock signal from a channel area for distribution wiring by a 1st driver 2110, a 1st driver 2111, and a 1st driver 2112.例文帳に追加

ソースクロック用Ｉ／Ｏブロック２１は、１ｓｔドライバー２１１０、１ｓｔドライバー２１１１、１ｓｔドライバー２１１２により、ソースクロック信号を分配配線用チャネル領域から出力する。 - 特許庁

A clock generation source 11 generates a sine wave oscillation signal with fixed frequency as a clock signal and a distribution circuit 12 branches the clock signal into each of a plurality of output terminals.例文帳に追加

クロック発生源１１は一定周波数の正弦波発振信号をクロック信号として発生し、分配回路１２で複数の出力端子にそれぞれ分岐して取り出す。 - 特許庁

The charge pump circuit includes a source transistor which outputs an input voltage by a first clock signal, a driver for driving the source transistor using an input voltage, the first clock signal, and a second clock signal different from the first clock signal, and a voltage pump part which gradually enhances the voltage outputted by the first and second clock signals from the source transistor.例文帳に追加

第1クロック信号によって入力電圧を出力するソーストランジスタと、前記入力電圧と前記第1クロック信号と前記第1クロック信号と異なる第2クロック信号を利用して前記ソーストランジスタを駆動する駆動部と、前記第1及び第2クロック信号によって前記ソーストランジスタから出力される電圧を段階的に高める電圧ポンピング部を具備する。 - 特許庁

A microcomputer (1) includes a clock generator (2) configured as a clock supply source, functional modules operated in sync with a clock signal CLK, level sense type sequence circuits (12-14) which are contained in the functional modules and configured as clock supply destinations, a clock supply system (11) which propagates the clock signal to the level sense type sequence circuits, etc.例文帳に追加

マイクロコンピュータ（１）は、クロック供給元とされるクロック発生回路（２）と、クロック信号ＣＬＫに同期動作する機能モジュールと、機能モジュールに含まれ、クロック供給先とされるレベルセンス型順序回路（１２〜１４）と、クロック信号をレベルセンス型順序回路に伝播するクロック供給系（１１）等とを備える。 - 特許庁

The N/M frequency divider circuit 72 generates the pulses of the lock clock 73 for N pieces within a period capable of obtaining the M pieces of the pulses from the source clock 71.例文帳に追加

Ｎ／Ｍ分周回路は、原クロック７１からＭ個のパルスが得られる期間内に、Ｎ個分のローカルクロック７３のパルスを生成する。 - 特許庁

Then, the clock skew of 180 degrees if further shifted to approximately 180 degrees and the clock skew between the data source 5 and the device 2A is set to approximately 0 degree.例文帳に追加

そして、１８０度のクロック・スキューをさらに約１８０度シフトして、データソース５と装置２Ａとの間のクロック・スキューを約０度に設定する。 - 特許庁

To provide a semiconductor integrated circuit capable of reducing both a clock skew and a power source system noise caused by the operation of a clock buffer.例文帳に追加

クロックスキューの低減とクロックバッファの動作による電原系ノイズの低減との双方を実現できる半導体集積回路を提供する。 - 特許庁

A pulse width frequency modulation circuit receives the power good pulse signal and a source clock signal, to provide the control clock signal.例文帳に追加

パルス幅周波数変調回路は、パワーグッドパルス信号および一のソースクロック信号を受信することにより、制御クロック信号を提供する。 - 特許庁

Thus, the clock is supplied selectively only to the unit register of a stage becoming a significant level, and the power consumption of a clock signal source is reduced.例文帳に追加

したがって、有意のレベルになった段のユニットレジスタのみにクロックが選択的に供給されクロック信号源の電力消費が低減する。 - 特許庁

However, the system 11 lowers the power source voltage of the circuit 10 in one portion during a clock frequency modulating period where the clock frequency C decreases.例文帳に追加

ただしクロック周波数Ｃが減少するクロック周波数変調期間の一部では、システム１１はまた回路１０の電源電圧を下げる。 - 特許庁

In this case, since this does not require a clock for the integrating action for the supply stop detection of a clock or the comparison actions between the intermediate potential signal and the reference potential, this does not require other clock source and can detect stoppage of a clock.例文帳に追加

この場合、クロックの供給停止検知のための積分動作や中間電位信号と基準電位の比較動作にクロックを必要としないため、他のクロック源を必要とせず、クロックの停止を検知することができる。 - 特許庁

An interlocked clock multiplexer 100 which acquires a clock source that is supplied as a clock signal 102 to a data processing system connects at least two input terminals 104 and 106 to more than two clock sources 110 and 120.例文帳に追加

データ処理システムにクロック信号１０２として供給するクロック源を捕捉するインタロックド・クロック・マルチプレクサ１００は、少なくとも２つの入力端子１０４，１０６を２つ以上のクロック源１１０，１２０に接続する。 - 特許庁

Continuously, the clock skew between a data source 5 and the device 2A is adjusted to approximately 180 degrees.例文帳に追加

続いて、データソース５と装置２Ａの間のクロック・スキューがほぼ１８０度になるように調整する。 - 特許庁

To provide a projector capable of realizing a clock function without using an internal power source.例文帳に追加

内部電源を用いずに時計機能を実現することができるプロジェクタを提供すること。 - 特許庁

A source synchronous type interface for transmitting a clock and data at the same time is adopted for an interface between hierarchical blocks.例文帳に追加

階層化されたブロック間のインターフェースを、クロックとデータを同時に送るソースシンクロナスタイプにする。 - 特許庁

To provide a clock capable of improving a visual effect due to illumination by a light source.例文帳に追加

光源による照明によって視覚的効果が高められる時計を提供することである。 - 特許庁

Differential pairs of transistors in the differential amplification circuits are connected to the constant current source in response to each clock.例文帳に追加

差動増幅回路の差動対トランジスタは各クロックに応答して定電流源に接続される。 - 特許庁

To provide an oscillator without superposing clock noise on a power source supplying power in oscillation.例文帳に追加

電力供給する電源に発振時にてクロックノイズを重畳させない発振器を提供する。 - 特許庁

A phase comparator 20 detects a phase difference between the data from the data signal source and the clock signal.例文帳に追加

位相比較器２０は、データ信号源からのデータとクロック信号との位相差を検出する。 - 特許庁

To generate a high frequency noise by an inexpensive arrangement without using a high frequency clock signal source.例文帳に追加

高周波クロック信号源を用いることなく、安価な構成により高周波ノイズを生成する。 - 特許庁

To provide a method of transmitting information relating to the clock of the source of a sending part.例文帳に追加

本発明は、送信部のソースのクロックに関連する時間情報を送信する方法に関する。 - 特許庁

A clock analysis part 4 of the logical circuit designing device 1 extracts, for a logical circuit given in the form of a net list or the like, clock paths of flip flop, latch and hard macro cell to a clock input pin from a name of a terminal or network which is to be a clock supply source designated by a clock designation part 2.例文帳に追加

論理回路設計装置１のクロック解析部４は、ネットリストなどの形式で与えられた論理回路について、クロック指定部２によって指定されたクロック供給源となる端子またはネット名から、フリップフロップとラッチおよびハードマクロのクロック入力ピンへのクロック経路を抽出する。 - 特許庁

Then, the internal circuit is actually divided into the plurality of hierarchical blocks, a clock tree inside the hierarchical block is generated with the common and exclusive clock ports as a route according to the changed temporary wiring, and then the clock tree between the hierarchical blocks is generated with a clock source where the clock is supplied as the route.例文帳に追加

続いて、内部回路を、実際に複数の階層ブロックに分割し、変更された仮配線に従い、共通および専用のクロックポートをルートとして、階層ブロック内のクロックツリーを生成した後、クロックが供給されるクロックソースをルートとして、階層ブロック間のクロックツリーを生成する。 - 特許庁

The DDR-SDRAM chips running at 1.5 clock rate are used for transferring image data from the image data source to the source driver in a display panel.例文帳に追加

ＤＤＲ−ＳＤＲＡＭチップを１．５倍のクロック速度で駆動し、イメージデータをイメージデータソースからディスプレイパネルのソースドライバに転送する。 - 特許庁

To freely set a clock cycle setting margin according to a system clock frequency and to converge a source voltage on a minimum source voltage at which an internal circuit operates normally in a short time in response to variation in system clock frequency without causing the internal circuit to malfunction.例文帳に追加

システムクロック周波数に応じて自由にクロック周期設定マージンを設定でき、システムクロック周波数の変化に対し、内部回路を誤動作させずに短時間で電源電圧を正常に動作する最小電源電圧に収束させること。 - 特許庁

A production control board 120 includes a clock module 141, a second backup power source 124, and a power-source switching part for switching to receive power supply to the clock module 141 from a power source unit when the power source unit is in a turned-on state or to receive it from the second backup power source 124 when the power source unit is in a turned-off state.例文帳に追加

演出制御基板１２０は、時計モジュール１４１と、第二バックアップ電源１２４と、時計モジュール１４１への電力の供給を、電源ユニットがオン状態にあるときには電源ユニットから受け、電源ユニットがオフ状態にあるときには第二バックアップ電源１２４から受けるよう切り替える電源切替部とを備える。 - 特許庁

To provide a clock recovery circuit that can recover the source clock of transmission data with high accuracy, even when a transmitter side and a receiver side receive different network clocks.例文帳に追加

送受信側で供給される網クロックが異なる場合でも、送信データのソースクロックが高精度で再生可能なクロック再生回路を提供する。 - 特許庁

The media source 101 or the media SYNCs 1 and 2 decide the common reproduction time 105 according to a global wall clock time calculated corresponding to a sample clock time.例文帳に追加

メディアソース１０１又はメディアシンク１、２は、サンプルクロック時間に応じて計算された、グローバルウォールクロック時間に応じて共通再生時間１０５を決定する。 - 特許庁

A phase adjustment section 4 matches the phase of an internal signal source clock 102 being an output of the high accuracy oscillator 3 and the phase of the external synchronizing clock 101.例文帳に追加

位相調整部４は、高精度発振器３出力の内部信号源クロック１０２の位相を外部同期クロック１０１の位相に合わせ込む。 - 特許庁

As a result, the influence of clock jitter is decreased by synchronizing source clocks of clock signals used in the output control signal generation circuit with each other.例文帳に追加

これにより、出力制御信号発生回路で使われたクロック信号のソースクロックを同期させることによってクロックジッタの影響を減少させうる。 - 特許庁

To synchronize a frequency of a local clock generator 30 of a local data processor 4 to the frequency of a reference clock generator 10 of a source data processor 2.例文帳に追加

局所データプロセッサ４の局所クロック発生器３０の周波数を送信元データプロセッサ２の基準クロック発生器１０の周波数に同期させる。 - 特許庁

This clock transmission system of the spread spectrum system is equipped with: a clock supply source system (1); and a clock supply destination system (2-J)(J is an integer which satisfies 1≤J≤N, N is an integer ≥2).例文帳に追加

本発明のスペクトラム拡散方式のクロック伝達システムは、クロック供給元システム（１）と、クロック供給先システム（２−Ｊ）（Ｊは１≦Ｊ≦Ｎを満たす整数、Ｎは２以上の整数）とを具備している。 - 特許庁

As the system clock and a head clock HDCLK or the synchronizing signal SYN are generated along the counted value starting from the counting initial value CPS of the source oscillation clock CKIN, it is possible to control the phases thereof.例文帳に追加

システムクロックCLK とヘッドクロックHDCLK 、あるいは、ヘッドデータ処理用同期信号HDSYN は、原発振クロックCKINの計数初期値CPS から始まる計数値に従って生成されるので、これらの位相を制御することが出来る。 - 特許庁

To make reducible the skew of clock signal between flip-flops(FF) from a clock source through a gated cell and to make suppressible the power consumption in a clock signal part.例文帳に追加

クロックソースからゲーティッドセルを介したFF間のクロック信号のスキューを低減し、且つクロック信号部の消費電力を抑えることができる半導体集積回路装置のレイアウト方法を提供する。 - 特許庁

The relation between the power source voltage of the circuit and the circuit clock frequency C is attained by modulating an output 18 of an electric power source 15 in the circuit 10, and by applying a modulated electric power source signal through a signal converter 30 to control modulation of a clock source 14.例文帳に追加

回路電源電圧と回路クロック周波数Ｃのこの関係は、回路１０の電源１５の出力１８を変調し、変調された電源電圧信号を信号変換器３０を通して適用し、クロック・ソース１４の変調を制御することによって達成される。 - 特許庁

To detect abnormality of a word clock to generate an alarm with a simple configuration in a musical sound synthesizer such as a sound source board which operates synchronously with a word clock supplied from outside in every sampling cycle according to a system clock independent of the word clock.例文帳に追加

外部からサンプリング周期毎に供給されるワードクロックに同期し、該ワードクロックから独立したシステムクロックに基づいて動作する音源ボード等の楽音合成装置において、簡易な構成でワードクロックの異常を検出し、警告等を行う。 - 特許庁

A clock is outputted to various circuits other than the light source device according to the waveform of the first clock signal before and after a second period including the first period, and only the count of the clock is continued without outputting the clock to the various circuits during the second period.例文帳に追加

第１期間を含む第２期間の間の前後は第１クロック信号の波形に従って光源装置以外の各回路にクロックを出力し第２期間の間はクロックのカウントを重ねるのみで各回路にクロック出力を行わない。 - 特許庁

Then, the clock signals A and B of different duty ratios are selectively used, so that the clock A outputted from the clock source 2 can be supplied to elements A and C, and the clock B outputted from the duty control part 5 can be supplied to elements B and D.例文帳に追加

そして、クロック源２から出力されるクロックＡは素子Ａ、素子Ｃへ供給し、デューティ調整部５から出力されるクロックＢは素子Ｂ、素子Ｄへ供給するように、デューティ比の異なるクロック信号Ａ，Ｂをそれぞれ使い分ける。 - 特許庁