「clock source」に関連した英語例文の一覧と使い方(9ページ目) - Weblio英語例文検索

When the standby mode is set by a mode signal MD coming from the CPU 50, FFs 12, 25 are reset to stop a high-speed clock source 13 while low-speed clocks LCK are selected by a selection signal SL and supplied to the CPU 50 as clock signals CLK.例文帳に追加

ＣＰＵ５０からのモード信号ＭＤで待機モードが設定されると、ＦＦ１２，２５がリセットされ、高速クロック源１３が停止されると共に、選択信号ＳＬで低速クロックＬＣＫが選択されてクロック信号ＣＬＫとしてＣＰＵ５０に供給される。 - 特許庁

An exchange 101_1 inputs video data 103 sent by a video distributor 102 and sends an ATM cell synchronized to the clock to exchanges 101_2-101_4 by a signal (including light) including a frequency component to be the synchronizing clock source.例文帳に追加

交換機１０１_１は映像配信装置１０２が送出する映像データ１０３を入力してそのクロックに同期したＡＴＭセルを同期用クロックの供給源となる周波数成分を含む信号（光を含む）により交換機１０１_２〜１０１_４に送出する。 - 特許庁

To provide a delay locked loop (DLL) circuit which can control the operation of a register controlled DLL circuit by detecting whether or not a phase difference between an input source clock REFCLK and an output delay locked clock DLLCLK reaches a maximum value.例文帳に追加

入力されるソースクロックＲＥＦＣＬＫと、出力される遅延固定クロックＤＬＬＣＬＫとの間の位相差が最大値に達するか否かを検知し、レジスタ制御型遅延固定ループ回路の動作を制御することができる遅延固定ループ回路を提供する。 - 特許庁

The synchronous detection light is converted into a clock for control by a synchronous clock generating means 3, inputted into a scanning end timing control means 4 and a scanning start timing means 5, and a light source drive control part A61 is controlled by these output signals STP and STA.例文帳に追加

同期検出光は、同期クロック生成手段３により制御用のクロックに変換されて走査終了タイミング制御手段４と走査開始タイミング手段５に入力され、それらの出力信号STP,STA により光源駆動制御部Ａ６１が制御される。 - 特許庁

By measuring the period of these synchronizing pulses by a reference clock from a reference clock generating source 21 inside each servo driver, using this measurement result and correcting the internal period of the servo driver, the internal period of the servo driver is synchronized with the synchronizing pulses.例文帳に追加

この同期パルスの周期を各サーボドライバ内部の基準クロック発生源２１からの基準クロックで測定し、この測定結果を利用してサーボドライバの内部周期を補正することにより、同期パルスに対するサーボドライバの内部周期の同期を実現する。 - 特許庁

To provide a printing system that corrects a time of a clock means provided to a printer without performing dedicated communication for correction of a time and without using a backup power source for the clock means, and a method of automatically correcting the time of the printing system.例文帳に追加

時刻修正のための専用の通信を実施することなく、しかも時計手段に対するバックアップ電源を用いることなく、印刷装置に備えられた時計手段の時刻を修正することを目的とする印刷システム及びその自動時刻修正方法。 - 特許庁

To provide a clock synchronizing logic circuit for realizing synchronization with a clock signal generated in an oscillation circuit with a single frequency capable of solving or reducing the generation of any EMI noise having a peak with the fundamental frequencies of oscillation as a source.例文帳に追加

単一の周波数の発振回路で生成したクロック信号で同期をとったロジック回路は、発振の基本波周波数を源とするピークを有するＥＭＩノイズが発生するという課題を解決又は軽減するクロック同期型ロジック回路を提供する。 - 特許庁

In the wavelength converter 46, a probe light source 52 generates the probe pulse light (wavelength λk) of a clock frequency extracted by the clock extracting circuit 40 and an LD amplifier 50 superimposes the waveform of signal light (λj) from the wavelength converter 32 to the probe pulse light (λk).例文帳に追加

波長変換器４６では、プローブ光源５２が、クロック抽出回路４０により抽出されたクロック周波数のプローブ・パルス光（波長λｋ）を発生し、ＬＤアンプ５０が、波長変換器３２からの信号光（λｊ）の波形をプローブ・パルス光（λｋ）に重ねる。 - 特許庁

When detecting an inversion of a voltage polarity of the commercial AC power source 1 within the capture periods, a clock time adjustment part 13 advances clock time to be timed by the timer counter 11 by a unit of time and instructs the period setup counter 12 to start a time-limiting of the next stepping-time.例文帳に追加

時刻調整部１３は、捕捉期間内で商用交流電源１の電圧極性の反転が検出されると、計時カウンタ１１が計時する時刻を単位時間だけ進め、さらに、期間設定カウンタ１２に次の歩進時間の時限開始を指示する。 - 特許庁

However, when a clock supply circuit 6 is suspending clock supply or when the signal potential of an input signal Din from a signal supply source 3 is fixed, the power-supply voltage of the first logic circuit 21 is lowered to the power-supply voltage VDD1.例文帳に追加

しかしながら、クロック供給回路６がクロックの供給を停止している時、又は信号供給源３からの入力信号Ｄｉｎの信号電位が固定されている時には、第１論理回路２１の電源電圧を第１の電源電圧ＶＤＤ１に下げる。 - 特許庁

This clock driver 1 supplies clock signals distributed to circuit devices 2 having a common power source while shifting their phases from one another and output data of the circuit devices 2 are outputted while a phase absorbing macro 3 absorbs their phase shifts.例文帳に追加

クロックドライバー１から共通電源を有する複数の回路装置２に分配するクロック信号の位相を互いにずらして供給するとともに、前記複数の回路装置２の出力データの位相ずれを位相吸収マクロ３により吸収して出力する。 - 特許庁

Plural clock signals CLKA 102, CLKB 103 with different frequencies to be used by respective modules 110, 111, 112 are supplied from an oscillating source, a synchronizing point between the clock signals CLKA 102, CLKB 103 with different frequencies is detected by a synchronizing point detecting means 104 and a synchronizing signal 105 is generated.例文帳に追加

発振源から各モジュール１１０，１１１，１１２で使用される複数の異周波数のクロック信号ＣＬＫＡ１０２，ＣＬＫＢ１０３を供給し、同期ポイント検出手段１０４で異周波数のクロック信号ＣＬＫＡ１０２，ＣＬＫＢ１０３間の同期ポイントを検出し同期信号１０５を生成する。 - 特許庁

A local clock part equipped with an independent power source generates a time from fixed-interval oscillation signals generated by an oscillation means when receiving the supply of a power from the power source, and outputs transmission data including the time information at fixed intervals.例文帳に追加

ローカル時計部は、独立電源を有し、当該電源からの電力の供給を受けて発振手段が生成した一定間隔の発振信号から時刻を生成し、この時刻の情報を含む送信データを一定間隔で出力する。 - 特許庁

A flip-flop circuit which includes a first power source (Vss) and a second power source (Vdd) and fetches an input signal (D) synchronously with a clock, includes first, second and third gates (G1, G2, G3) comprising three stages of transistors stacked between the first and second power sources.例文帳に追加

第１の電源（Vss）と第２の電源（Vdd）とを有し、クロックに同期して入力信号（D）を取り込むフリップフロップ回路において、第１及び第２の電源との間に３段積みされたトランジスタを有する第１、第２、第３のゲート（G1,G2,G3）を有する。 - 特許庁

A capacitor element charges/discharges a power source voltage turned on/off responding to the clock signal by a switching transistor, and a comparator circuit compares a constant reference voltage generated from the power source voltage by a BGR circuit 211 with the retaining voltage by the capacitor element.例文帳に追加

スイッチングトランジスタによりクロック信号に対応してオン／オフされる電源電圧をコンデンサ素子が充／放電し、ＢＧＲ回路２１１が電源電圧から生成する一定の基準電圧とコンデンサ素子の保持電圧とをコンパレータ回路が比較する。 - 特許庁

Each driver LSI1 has an output control means 1b which stops outputting of clock signals to the source driver LSI1 of the next stage during the outputting of source driver start pulse signals SPI to the source driver LSI1 of the next stage or till a prescribed time that is earlier than the output time.例文帳に追加

上記各ソースドライバＬＳＩ１は、次段のソースドライバＬＳＩ１へのソースドライバ用スタートパルス信号ＳＰＩの出力時、または出力より所定時間だけ早い出力所定時間前まで、上記クロック信号の次段のソースドライバＬＳＩ１への出力を停止する出力制御手段１ｂを有している。 - 特許庁

A method includes the steps of: (A) generating a master domain having a master domain source; (B) adding a member until reaching fan-out; (C) ranking up a member to a tandem source; (D) adding a further member until reaching fan-out; (E) and clock-operating the further member from the tandem source.例文帳に追加

本発明の方法は、（Ａ）マスタ・ドメインソースを有するマスタ・ドメインを生成するステップと、（Ｂ）ファンアウトに到達するまで、メンバを追加するステップと、（Ｃ）メンバをタンデム・ソースに昇格させるステップと、（Ｄ）ファンアウトに到達するまで、更なるメンバを追加するステップと、（Ｅ）前記の更なるメンバを、前記タンデム・ソースからクロック動作させるステップと、を有する。 - 特許庁

This circuit is provided with an oscillation circuit 11 generating two kinds of clock signals of which frequencies are different each other responding to a selection signal of an external input, and a boosting power source generating circuit 12 performing boosting operation with driving power in response to the clock signals from the oscillation circuit 11.例文帳に追加

外部入力の選択信号に応答して、周波数の異なる２種類のクロック信号を発生する発振回路１１と、発振回路１１からのクロック信号に応じた駆動能力で昇圧動作を行う昇圧電源生成回路１２とを備えている。 - 特許庁

To reduce flickers appearing in a display image of a display device equipped with a display panel, a display control circuit generating image data and a clock, and a source driver receiving the image data in response to the clock and supplying an image signal based upon the image data to the display panel.例文帳に追加

表示パネル、画像データ並びにクロックを生成する表示制御回路、及び前記クロックに呼応して前記画像データを取り込み且つ画像データに基づく画像信号を前記表示パネルに供給するソース・ドライバを備えた表示装置において、その表示画像に現れるちらつきを低減する。 - 特許庁

To provide a pixel clock-generating device which generates a pixel clock capable of highly accurately correcting each of errors even when the different errors of a scanning speed are generated at optical scan positions in an image forming apparatus in which one light source optically scans two or more plural optical scan positions shifting in time.例文帳に追加

１つの光源が２つ以上の複数の光走査位置を時間的にずらして光走査する画像形成装置において、各々の光走査位置で走査速度に異なる誤差が生じても、それぞれ高精度に補正できる画素クロックを生成する画素クロック生成装置を提供すること。 - 特許庁

This radio paging receiver operates on a clock of 51.2 kHz while a self frame is received in intermittent reception, and the output frequency of a clock generating source is switched from 51.2 kHz to 1 MHz so as to process the received data and to fetch out serial data of 9600 bps in a short time in the other period.例文帳に追加

そして間欠受信の自己フレームの受信中は５１．２kHz のクロックで動作させ、その他の時間は受信データの処理と９６００bps のシリアルデータの取出し処理を短時間で行わせるためクロック発生源の出力周波数を１MHz に切替えて動作させるようにした。 - 特許庁

The hot water type heating system has hot water heater 4 and 12 which heat air, using the hot water supplied from a heat source unit 1, and the remote controllers 8 and 16 which have clock mechanisms and compare the present time outputted from the clock mechanisms with the set timer time and control the hot water heaters 4 and 12.例文帳に追加

温水式暖房システムは、熱源機１から供給された温水を用いて暖房する温水暖房器４、１２と、時計機構を有し時計機構から出力される現在時と設定したタイマ時刻とを比較して温水暖房器４、１２を制御するリモコン８、１６とを有している。 - 特許庁

To process the optimum connection of a scan chain, i.e., the minimization of the scan chain length and to evade the generation of clock skew even when the supply source of a scan clock signal of different timing is included.例文帳に追加

スキャンチェインの最適接続、つまりスキャンチェイン長の最小化を実用時間で処理できることと、異なるタイミングのスキャンクロック信号の供給元を含む場合でもクロック・スキュの発生を回避できることとを両立し得るスキャンチェイン設計システム及びその設計方法を提供する。 - 特許庁

In a clock signal distribution circuit constituted of a plurality of buffering stages, a wiring layer which is formed on an upper layer side out of a plurality of wiring layers and whose film thickness is large is used as at least a part of a clock signal line of a signal source side, so that increase of wiring resistance can be restrained.例文帳に追加

複数のバッファリング・ステージよりなるクロック信号分配回路において、信号源側の少なくとも一部のクロック信号線には、複数の配線層の内の上層側に形成された、膜厚が厚い方の配線層を用いるので配線抵抗が抑制できる。 - 特許庁

Also, this power source circuit is provided with a current detecting circuit 4 connected with the regulator circuit 2 for detecting currents outputted from the regulator circuit 2 and a clock control circuit 3 for controlling the supply of a clock signal to the Haber circuit 1 based on a signal outputted from the current detecting circuit 4.例文帳に追加

また、レギュレータ回路２に接続されレギュレータ回路２から出力された電流を検出する電流検出回路４と、電流検出回路４から出力された信号に基づきハーバー回路１へのクロック信号の供給を制御するクロック制御回路３が設けられている。 - 特許庁

The I/O block 11 for the data to the I/O block 20 for the data respectively receive the source clock signal by a 2nd driver 1120 to a 2nd driver 2020, and distribute the signal inside the block.例文帳に追加

データ用Ｉ／Ｏブロック１１〜データ用Ｉ／Ｏブロック２０は、それぞれ、２ｎｄドライバー１１２０〜２ｎｄドライバー２０２０により、ソースクロック信号を受け、ブロック内部に分配する。 - 特許庁

To provide a dot clock reproducing device, capable of always and automatically performing reproducing by adjusting the phase difference between the phase of sampling clocks and the phase of dot clocks of a video signal source by following the temperature characteristics of equipment or the like.例文帳に追加

サンプリングクロック位相と映像信号源のドットトクロックの位相差を機器の温度特性等に追従し常時自動再生するドットクロック再生装置を提供するものである。 - 特許庁

In addition, the source of the second N-type transistor N2 is connected to the first voltage Vp, and the gate is connected to an inverse signal terminal which outputs the inversion signal of the clock signal.例文帳に追加

また、第２のＮ型トランジスタＮ２は、ソースを第１の電圧Ｖｐに接続し、ゲートを前記クロック信号の反転信号を出力する反転信号端子に接続している。 - 特許庁

To solve such a problem that use of a clock inverter is hindrance to a lower source voltage and faster shift register operation since the number of transistors between VDD and VSS is as many as four.例文帳に追加

クロックインバータを用いた場合、ＶＤＤ−ＶＳＳ間のトランジスタの素子数が４つと多いため、電源電圧の低電圧化およびシフトレジスト動作の高速化の妨げとなる。 - 特許庁

The CPU 9 specifies number of clock signals counted by the counter 13, when the reset signal is set from 'L' to 'H', and judges whether a drop of the power source voltage corresponds to the power interruption.例文帳に追加

ＣＰＵ９は、リセット信号が”Ｌ”から”Ｈ”となると、瞬断カウンタ１３がカウントしたクロック信号の個数を特定し、電源電圧の低下が瞬断に該当するか否かを判別する。 - 特許庁

If the clock signal CK changes to 'H', the PMOSs 7 and 8 are turned off and on, respectively, the electric potential of the internal node NA is fluctuated by parasitic capacitance between the source and the substrate of the PMOS 6.例文帳に追加

クロック信号ＣＫが“Ｈ”に変化すると、ＰＭＯＳ７，８がそれぞれオフ、オンになり、内部ノードＮＡの電位はＰＭＯＳ６のソース・基板間の寄生容量Ｃｐによって変動する。 - 特許庁

To maintain power supply capability, by securing a normal boosting operation even with small amplitude of a boosting clock signal that is caused by using a low-voltage power source in a boosting circuit.例文帳に追加

昇圧回路において、低電圧電源の使用により昇圧クロック信号の振幅が小さくなった場合にも、正常な昇圧動作を確保して電流供給能力を維持する。 - 特許庁

To reduce circuit scale by enabling a driver to operate with, for example, a commonly used 3.3-volt driving CMOS buffer as a source voltage, and further decreasing the number of output terminals of a clock drive circuit.例文帳に追加

電源電圧として一般的な例えば３．３Ｖの駆動用のＣＭＯＳバッファで動作可能とし、更に、クロック駆動回路の出力端子数の削減により、回路規模を削減する。 - 特許庁

In a period wherein a clock control signal Φb has a voltage Vdd, the SWa to be controlled is in an OFF operation state and the source voltage Vdd is charged in a capacity element Cp.例文帳に追加

クロック制御信号Φｂが電圧Ｖｄｄである期間では、制御対象ＳＷａはオフ動作状態にあり、容量素子Ｃｐに電源電圧Ｖｄｄが充電される。 - 特許庁

The third thin film transistor has its drain connected to the first clock signal input end, its gate connected to the gate of the first thin film transistor, and its source connected to a second signal output end.例文帳に追加

第3の薄膜トランジスタのドレインが第1のクロック信号入力端に接続され、ゲートが第1の薄膜トランジスタのゲートに接続され、ソースが第2の信号出力端に接続される。 - 特許庁

Also, a picture processing circuit 36 in the controller 30 is provided with a supply control circuit 39 for a processing circuit which controls the supply of the power source PW and the clock signal CLK.例文帳に追加

また、コントローラ３０内にある画像処理回路３６に、電源ＰＷとクロック信号ＣＬＫの供給を制御する処理回路用供給制御回路３９を設ける。 - 特許庁

To provide a data transmitting/receiving system with which high-density voice data can be transmitted from a source apparatus to a receiving apparatus (a sink device or a repeater) without increasing a pixel clock frequency of video data.例文帳に追加

映像データのピクセルクロックを上げることなく、高密度の音声データをソース機器から受信機器（シンク機器又はリピータ機器）に送信できるデータ送受信システムを提供すること。 - 特許庁

To provide an electronic clock and its control method for displaying the residual quantity of electrical energy in a power source means, using an energy residual quantity display means, when switching operation mode of a driven means from drive mode to power-saving mode.例文帳に追加

被駆動手段の動作モードを駆動モードから節電モードに切換える際、電源手段の電気エネルギの残量をエネルギ残量表示手段によって表示する。 - 特許庁

A clock circuit 70, during the overcharge prevention operation for the secondary source, outputs by lowering the voltage of the motor driving pulse below the return error region of the motor for hand driving.例文帳に追加

そして、前記時計回路７０は、前記２次電源の過充電防止動作中は、前記モータ駆動パルスの電圧を運針用モータの戻り誤差領域以下に低下させて出力する。 - 特許庁

To quickly capture a satellite signal, even if satellite search reference frequency fluctuates, by frequency fluctuation in a SPS clock source caused by temperature elevation or the like, in an SPS receiver.例文帳に追加

ＳＰＳ受信装置で、温度上昇等によりＧＰＳ用クロック源の周波数変動によって衛星サーチ基準周波数が変動したとしても、衛星信号を迅速に捕捉する。 - 特許庁

To output a plurality of clocks in which a phase relation becomes constant in accordance with the cycle of an external clock, even if there is fluctuations in element characteristics due to power source voltage, variations in the temperature and manufacturing process.例文帳に追加

電源電圧、温度変動、製造プロセスによる素子特性の変動があっても、外部クロックの周期に応じて位相関係が一定になる複数のクロックを出力する。 - 特許庁

To provide a charging device for an electronic clock having a power generator provided with a voltage increasing function when starting power generation and capable of directly grounding a ground voltage side terminal of a secondary power source.例文帳に追加

発電開始時の電圧増大機能を備えるとともに、二次電源の接地電圧側端子を直接接地可能とする発電機を持つ電子時計の充電装置を提供する。 - 特許庁

To provide a signal processor for noise reduction, which realizes low power consumption at a low cost by facilitating the circuit constitution of a clock signal supply source to reduce the circuit scale.例文帳に追加

クロック信号供給源の回路構成が容易で回路規模が小さく低消費電力化及び低コスト化を実現する低雑音化対策用の信号処理装置を提供する。 - 特許庁

A digital I/F circuit 1A decodes an image signal or the like TMDS-transmitted from a signal source, and outputs a digital image signal, a synchronous signal, a panel enable signal, and a dot clock.例文帳に追加

デジタルＩ／Ｆ回路１Ａは、信号源よりＴＭＤＳ伝送された映像信号等をデコードし、デジタル映像信号、同期信号、パネルイネーブル信号、ドットクロックを出力する。 - 特許庁

The voltage of the most sensitive noise detection line S010 which is internally oblong in terms of a layout and close to a power source line and a GND line is taken in by a system clock S001.例文帳に追加

レイアウト的に内部で長く細く、かつ電源ラインやＧＮＤラインに近接している一番センシティブなノイズ検知ラインＳ０１０の電圧をシステムクロックＳ００１で取り込む。 - 特許庁