「clock source」に関連した英語例文の一覧と使い方(10ページ目) - Weblio英語例文検索

This clock is equipped with a control part 1 using one-chip microcomputer, an internal power source 2, a setting part 3 for setting a time corresponding to a REM period, and an output part 4 for generating a desired sound and light.例文帳に追加

１チップマイクロコンピュータを用いた制御部１と、内部電源２と、レム周期に応じた時間を設定する設定部３と、所望の音と光を発生する出力部４を備える。 - 特許庁

The I/O block 11 for the data to the I/O block 20 for the data respectively receive the source clock signal by a 2nd driver 1120 to a 2nd driver 2020, and distribute the signal inside the block.例文帳に追加

データ用Ｉ／Ｏブロック１１〜データ用Ｉ／Ｏブロック２０は、それぞれ、２ｎｄドライバー１１２０〜２ｎｄドライバー２０２０により、ソースクロック信号を受け、ブロック内部に分配する。 - 特許庁

The apparatus 30 comprises a control circuit 41, a clock 43, comparison memories A43 and B44, an image memory 45, one-dimensional optical sensor arrays 35, 36 and 37, a lens 32 and a light source 38.例文帳に追加

この画像読取装置３０は、制御回路４１、クロック４２、比較メモリＡ４３、比較メモリＢ４４、画像メモリ４５、一次元光センサアレイ３５、３６、３７、レンズ３２、光源３８で構成される。 - 特許庁

If the clock signal CK changes to 'H', the PMOSs 7 and 8 are turned off and on, respectively, the electric potential of the internal node NA is fluctuated by parasitic capacitance between the source and the substrate of the PMOS 6.例文帳に追加

クロック信号ＣＫが“Ｈ”に変化すると、ＰＭＯＳ７，８がそれぞれオフ、オンになり、内部ノードＮＡの電位はＰＭＯＳ６のソース・基板間の寄生容量Ｃｐによって変動する。 - 特許庁

To maintain power supply capability, by securing a normal boosting operation even with small amplitude of a boosting clock signal that is caused by using a low-voltage power source in a boosting circuit.例文帳に追加

昇圧回路において、低電圧電源の使用により昇圧クロック信号の振幅が小さくなった場合にも、正常な昇圧動作を確保して電流供給能力を維持する。 - 特許庁

Depending on the injection current obtained from a power source 4014, the gain of the optical amplifier is set, and a mode synchronous oscillation is realized with a clock signal obtained from an RF synthesizer 4010.例文帳に追加

電源４０１４から得た注入電流で光増幅器４０３の利得が設定され、ＲＦシンセサイザー４０１０から得たクロック信号によりモード同期発振が実現される。 - 特許庁

The charge pump circuit 22 creates -VCC from a power supply VCC using the signal from the duty 50% circuit 20 as a clock and provides the -VCC as a minus power source of a main amplifier 14.例文帳に追加

チャージポンプ回路２２は、デューティー５０％回路２０からの信号をクロックとして、電源ＶＣＣから−ＶＣＣを作成しこれをメインアンプ１４のマイナス電源として供給する。 - 特許庁

At that time, a CPU transmits a trigger to a sound source for every tempo clock (when an F8 of MIDI is generated, for example) and the trigger counter adds a prescribed value to a present value in accordance with the trigger.例文帳に追加

この場合、テンポクロック（例えば、ＭＩＤＩのＦ８が発生するとき）ごとに、ＣＰＵは、音源にトリガーを送り、該トリガーに応じてトリガーカウンタはその現在値に所定値を加算する。 - 特許庁

Respective parameters such as frequency or voltage of clock signal on a clock signal supply line from an electronic exchange are monitored and when each of parameters is distorted, in order to reduce such distortion, the terminal impedance of the clock signal supply line is controlled by changing the number of load units for control parallelly connected between the supply line and a power source side or ground side.例文帳に追加

電子交換機からのクロック信号供給線上におけるクロック信号の周波数や電圧等の各パラメータを監視し、各パラメータに歪みが発生した場合にこれを減少させるべく、クロック信号供給線と電源側又は地気側との間に並列に接続される調整用の負荷ユニットの数を変化させ、該供給線の終端インピーダンスを調整する。 - 特許庁

The operation control circuit makes the first constant voltage power source circuit intermittently operate in a first period, and makes the first constant voltage power source circuit continuously operate in a second period in which a clock signal is output based on an oscillation signal from a processor to an external device.例文帳に追加

動作制御回路は、第１の期間に、第１の定電圧電源回路を間欠的に動作させ、処理装置から外部デバイスへ発振信号に基づくクロック信号が出力される第２の期間に、第１の定電圧電源回路を連続的に動作させる。 - 特許庁

Further, the fixing plate 920 is used for fixing the sound source to a clock mechanism in such a manner that it is movable by a prescribed distance within limits that keep it out of contact with an external case 1A and the movement 11 when the sound source 910 is hit with the hammer.例文帳に追加

さらに、前記ハンマーでお椀型音源９１０が打撃された際に、音源固定板９２０は、外装ケース１Ａおよびムーブメント１１に接触しない範囲で所定距離だけ移動可能に、前記お椀型音源を前記時計機構に固定する。 - 特許庁

Thereby when an input data signal is shifted from low to high, a first source-follower 20 biased so that the convergence value of the output voltage becomes prescribed high voltage and a second source-follower 23 biased so that the convergence value becomes the same high voltage after one-clock period are used and these two source-follower parts 20, 23 are operated in suitable timing.例文帳に追加

そこで、入力データ信号がＬｏｗからＨｉへ遷移した際に、出力電圧の収束値が所定のＨｉ電圧となるようバイアスされた第１のソースフォロワ２０と、１クロック周期の後に同Ｈｉ電圧となるようバイアスされた第２のソースフォロワ２３とを用い、これら２つのソースフォロワ２０，２３を適切なタイミングで動作させる。 - 特許庁

When local power source fluctuations occur in a semiconductor integrated circuit, a power source fluctuation detecting circuit 21A in a clock buffer 5 receiving its influence tries to control the mutual conductance of a current source MOS transistor Mn3 of amplifier circuits 11A, 12A in the buffer 5 in a direction of suppressing the variation of the current driving capability of the amplifier circuits.例文帳に追加

半導体集積回路に局部的な電源変動を生じたとき、その影響を受けるクロックバッファ（５）は、その増幅回路（１１Ａ，１１Ｂ）の電流駆動能力の変化を抑制する方向に電源変動検出回路（２１Ａ）が前記増幅回路の電流源ＭＯＳトランジスタ（Ｍｎ３）の相互コンダクタンスを制御しようとする。 - 特許庁

To facilitate two-way transmission of a burst signal by extracting clock surely irrespective of a state of transmitting and receiving signal, between an office side unit(OSU) and a user's unit (ONU) having no light source.例文帳に追加

局側装置（ＯＳＵ）と光源をもたないユーザ装置（ＯＮＵ）との間において、送受信信号状態にかからわずクロック抽出を確実に行いバースト信号の双方向伝送を容易にする。 - 特許庁

To provide a design method for a semiconductor device, which can supply source voltages to different domains independently, suppresses clock jitters, and prevents the operating speed of a logic from decreasing.例文帳に追加

異なるドメインのそれぞれに、独立して電源電圧を供給することが可能で、クロックジッタを抑制して、ロジックの動作速度の低下を防止した半導体装置の設計方法を提供する。 - 特許庁

The clock selection circuit holds the prescribed first logic level for a fixed time from a time at which a supply power source is supplied first and, after that, receives a selection signal CL1 being a second logic level.例文帳に追加

クロック選択回路２１０は、供給電源が最初に供給された時から一定の時間区間所定の第１ロジックレベルを保持しその後第２ロジックレベルとなる選択信号ＣＬ１を受信する。 - 特許庁

The output signal providing part includes one active element that operates as an entropy source, and provides an output signal that oscillates in response to a first clock signal.例文帳に追加

前記出力信号提供部はエントロピー（ｅｎｔｒｏｐｙ）ソース（ｓｏｕｒｃｅ）として動作する一つの能動素子を含み、第１クロック信号に応答して発振する出力信号を提供する。 - 特許庁

Accordingly, an output clock CLKO having small phase jitters is stably generated by suppressing the effect of high frequency components superimposed on the source voltage Vdd, that is, noises.例文帳に追加

したがって、電源電圧Ｖｄｄに重畳された高周波成分、すなわちノイズの影響を抑制して、位相変動の小さい出力クロックＣＬＫＯを安定的に生成することができる。 - 特許庁

A system, for initiating scheduled program processing functions such as program display, recording or playback, derives a time clock on the basis of a current time reference indication produced by a particular broadcast source.例文帳に追加

システムは、番組の表示、記録、又は再生等のスケジューリングされた番組処理機能を開始するため、特定の放送源によって生成される現在時刻基準標識に基づいて時間クロックを得る。 - 特許庁

In the first DA conversion section 302, a lower bit control section 330 performs a frequency dividing operation and selects a low-order current source cell 533 of a weighting current value using a 1/2^k frequency-divided clock.例文帳に追加

第１ＤＡ変換部３０２において、下位ビット制御部３３０は、分周動作を行ない１／２＾ｋ分周クロックを使用して重付け電流値の下位電流源セル５３３を選択する。 - 特許庁

In the flip-flop 21, a D input terminal is connected to a power source, a Q output terminal to one input terminal of the OR circuit 22, and a clock input terminal to a writing signal line (control bus) 23.例文帳に追加

フリップフロップ２１はＤ入力端子が電源に、Ｑ出力端子がＯＲ回路２２の一方の入力端子に、クロック入力端子は書込信号線（制御バス）２３に接続されている。 - 特許庁

When a source clock CLK_S to be inputted to a PLL circuit 160 is kept in low output, the PLL circuit 160 is disabled from being locked and an unlock detector makes high-output of an unlock signal S_UL.例文帳に追加

ＰＬＬ回路１６０へ入力されるソースクロックＣＬＫ＿Ｓはロー出力のままとなると、ＰＬＬ回路１６０はロックできなくなり、アンロック検出器がアンロック信号Ｓ＿ＵＬをハイ出力する。 - 特許庁

An LSI chip 1 has a power terminal 4 for supplying an external source voltage to an internal circuit 2 having a circuit operating in synchronism with a clock and a ground terminal 6 applying a ground potential.例文帳に追加

ＬＳＩチップ１は、クロックに同期して動作する回路を有する内部回路２に外部電源電圧を供給する電源端子４と、接地電位を与えるグランド端子６とを備えている。 - 特許庁

The clock pulse CKP is applied to a gate terminal of a transistor to which the voltage of the intermediate level between power source voltage Vcc and ground voltage GND is applied in normal mode, thereby performing the stress-applied test.例文帳に追加

このクロックパルスＣＫＰをノーマルモード時に電源電圧Ｖｃｃと接地電圧ＧＮＤとの中間レベルの電圧が印加されるトランジスタのゲート端子に印加することによってストレス印加テストを行う。 - 特許庁

To realize a semiconductor device in which timing is adjusted so that data are outputted with the prescribed phase for an external clock independently of dispersion of characteristics, temperature variation, and power source voltage variation.例文帳に追加

特性のバラツキ、温度変化、電源電圧の変化にかかわらず、データが外部クロックに対して所定の位相で出力されるようにタイミング調整された半導体装置の実現を目的とする。 - 特許庁

In the first DA conversion section 302, a lower bit control section 330 performs a frequency-division operation and selects a low-order current source cell 533 of a weighted current value using a (1/2^k) frequency-divided clock signal.例文帳に追加

第１ＤＡ変換部３０２において、下位ビット制御部３３０は、分周動作を行ない１／２＾ｋ分周クロックを使用して重付け電流値の下位電流源セル５３３を選択する。 - 特許庁

To stabilize an operation by securely suppressing variation in ground connection and power source voltage accompanying the clock synchronizing operation of a DAS component in each of a plularity of detector blocks in an X-ray detector system.例文帳に追加

Ｘ線検出器システムにおいて、複数の検出器ブロックそれぞれにおけるＤＡＳ部品のクロック同期動作に伴うアース及び電源電圧の変動を確実に抑制して動作の安定化を図る。 - 特許庁

The computer for a moving body has its clock frequency, communication speed, etc., set to values lower than the maximum performance of the hardware itself so that the computer normally operates even if the source voltage, etc., varies to some extent.例文帳に追加

移動体用コンピュータでは、電源電圧などがある程度変動しても正常に動作するように、クロック周波数や通信速度などがハードウエア自体の最高性能より低い値に設定されている。 - 特許庁

To provide a data processor which reduces influence of changes in detection performance of a clock frequency due to power source voltage, ambient temperature, and variation of manufacture etc. while suppressing increase of the layout area.例文帳に追加

レイアウト面積の増大を抑制しつつ、電源電圧、周囲温度、製造バラツキ等によるクロック周波数の検出性能の変化による影響を低減したデータ処理装置を提供する。 - 特許庁

When an alarm signal generator 623c judges that the time counted by the clock 623a becomes an on time stored in the memory 623b, the generator 623c sends an alarm signal to the power source device 5.例文帳に追加

また、アラーム信号生成部６２３ｃが、計時部６２３ａで計時されている時刻が時刻記憶部６２３ｂに記憶されたオン時刻となったと判断すると、電源装置５へアラーム信号を送る。 - 特許庁

A first control part has a control input/output circuit operated according to the second power source voltage connected to the memory input/output circuit, and operated synchronizing with the clock signal in order to access the semiconductor memory.例文帳に追加

第１コントロール部は、半導体メモリをアクセスするために、メモリ入出力回路に接続され第２電源電圧に応じて動作する制御入出力回路を有し、クロック信号に同期して動作する。 - 特許庁

At the first D/A converter 302, a low-order bit control unit 330 performs dividing operation, and uses a 1/2^k division clock for selecting a low-order current source cell 533 of a weighting current value.例文帳に追加

第１ＤＡ変換部３０２において、下位ビット制御部３３０は、分周動作を行ない１／２＾ｋ分周クロックを使用して重付け電流値の下位電流源セル５３３を選択する。 - 特許庁

The NAND gate 39, which is a poststage of the clock propagation control gate 32, comprises nMOS transistors 42 and 43, and pMOS transistors 40 and 41 which are connected to a common source drain.例文帳に追加

このクロック伝搬制御ゲート３２の後段のＮＡＮＤゲート３９は、ｎＭＯＳトランジスタ４２，４３及びソース・ドレインがそれぞれ共通に接続されたｐＭＯＳトランジスタ４０，４１で構成されている。 - 特許庁

Related to an optical transmitter, CW light emitted from a light source 1 is phase modulated by an electric clock signal with a frequency which is a half of the bit rate frequency at an optical phase modulator 24.例文帳に追加

光送信器において、光源１から出射されたＣＷ光は、光位相変調器２４において、ビットレート周波数の１／２周波数を有する電気クロック信号により位相変調される。 - 特許庁

In this stabilization period, the operation of a gate driver is stopped and, on the other hand, the frequency of a clock signal of a source driver is lowered to one fourth of that in the first and second black display periods and the video display period.例文帳に追加

この安定化期間には、ゲートドライバの動作を停止する一方、ソースドライバのクロック信号の周波数を第１,第２黒表示期間および映像表示期間の１/４に低下する。 - 特許庁

The operation voltage controlled by a clock in a pulse form generated from mounted power source network voltage 13 is supplied to the glow plug, and in this case, a heating time control apparatus 11 supplies the operation voltage.例文帳に追加

グロープラグには搭載電源網電圧１３から生成されパルス形態にクロック制御された作動電圧が供給され、その場合加熱時間制御機器１１が作動電圧を供給する。 - 特許庁

To provide a device for stabilizing horizontal synchronization which is not supplied with input of a clock from a reference oscillation source or a microcomputer causing radiation only to make a frequency comparison.例文帳に追加

周波数比較を行うだけのために基準発振源や輻射の原因となるマイコンからのクロックの入力を与えることをしない水平同期安定化装置を提供することを目的とする。 - 特許庁

To make quickly and accurately analyzable the spectrum of an electronic equipment having the generating source of a plurality of clock frequencies as a whole for taking a measure, etc., for efficiently suppressing electromagnetic waves (unnecessary radiation spectrum).例文帳に追加

効率的な電磁波（不要輻射スペクトル）抑制対策等のための、複数のクロック周波数の発生源を有する電子機器のスペクトルの全体としての分析を迅速にかつ正確におこなうこと。 - 特許庁

A comparator circuit (490) is activated in response to a clock signal (ϕck) which stipulates an internal signal output timing and compares the voltage on the first power source node (300) with reference voltage (Vref).例文帳に追加

比較回路（４９０）は、内部信号出力タイミングを規定するクロック信号（φｃｋ）に応答して活性化されて、第１の電源ノード（３００）上の電圧と基準電圧（Ｖｒｅｆ）とを比較する。 - 特許庁

The clock signal Clk is supplied to the gate electrode of the TFT 44; the select signal Sel-n is supplied to the source electrode of the TFT; and the drain electrode is connected to the gate electrode of the TFT 42.例文帳に追加

ＴＦＴ４４のゲート電極には、クロック信号Ｃlkが供給され、ソース電極には、セレクト信号Ｓel-nが供給され、そのドレイン電極は、ＴＦＴ４２のゲート電極に接続されている。 - 特許庁

Then, in a fixed period just after the rising (or falling) of a reference clock DCK, currents are allowed to flow through the fixed current source of the driving part of the impedance converting part by using a control signal CONT1.例文帳に追加

そして基準クロックＤＣＫの立ち上がり（又は立ち下がり）の直後の一定期間、コントロール信号ＣＯＮＴ１を用いて、インピーダンス変換部の駆動部が有する定電流源に電流を流す。 - 特許庁

To provide a portable communication terminal that reduces radio wave interference by radiation noise from a CPU, DC-DC converter and the like without changing a communication frequency or the clock frequency of a noise source.例文帳に追加

通信周波数やノイズ源のクロック周波数を変える事なく、ＣＰＵやＤＣ−ＤＣコンバータ等からの放射ノイズによる電波干渉を低減する携帯通信端末を提供する。 - 特許庁

A frequency difference detection circuit 8 detects a frequency difference between the oscillated clock and the input signal and a drive control circuit 7 increases the ratio of an output of the 2nd constant current source 4 with respect to an output of the 1st constant current source 2.例文帳に追加

発振クロックの周波数と入力信号の周波数差分を周波数差分検出回路８で検出し、周波数差分が所定値より大きいときに、駆動制御回路７によって第１の定電流源２の出力に対する第２の定電流源４の出力の比率を大きくする。 - 特許庁

By this, even if source voltages 103-n and 104-n that the second power source generating circuit 1-2 controls change (vary), a change (variation) in the frequency of the output clock is smaller than that in such a case that delay times of all the inverting circuits are varied and controlled like before.例文帳に追加

したがって、第２の電源生成回路１−２が制御する電源電圧１０３−ｎ,１０４−ｎが変化(変動)しても出力クロック１００の周波数の変化(変動)は従来のように全ての反転回路の遅延時間を変更制御する場合に比べて小さい。 - 特許庁

A data latch output circuit which is the input part of cascaded source drivers 1 constituting a source driver group S and converts display data into parallel data is so provided that the display data D are divided and inputted with both rising and falling edges of the clock signal SCKA for transfer.例文帳に追加

ソースドライバＳ群を構成する縦続接続された各ソースドライバ１の入力部である、表示データＤをパラレルデータに変換するためのデータラッチ出力回路２４を、転送用クロック信号ＳＣＫＡの立ち上がりと立ち下がりの両エッジで表示データＤを分割して取り込むように設ける。 - 特許庁