「clock source」に関連した英語例文の一覧と使い方(13ページ目) - Weblio英語例文検索

To solve the problems that large wobble noise is generated in the potential of power source lines and grounding lines and the layout area of a horizontal driving system is increased and electric power consumption is increased by providing a display device with a phase adjustment circuit for performing phase matching of horizontal clock pulses HCK and HCKX.例文帳に追加

水平クロックパルスＨＣＫ，ＨＣＫＸの位相合わせを行うための位相調整回路を設けることで、電源ライン、接地ラインの電位に揺れノイズが大きく発生し、また水平駆動系のレイアウト面積も大きくなるとともに消費電力も増大する。 - 特許庁

A vertically transferred clock pulse V_ψ 2 as a control signal for controlling a source current flowing through the output section 50 is applied to gate terminals of the load MOS transistors LM1, LM2, LM3 connected in common to suppress the current which flows during the signal accumulating period in the photosensitive section.例文帳に追加

負荷ＭＯＳトランジスタＬＭ１，ＬＭ２，ＬＭ３の共通接続されたゲート端子に、出力部５０に流れるソース電流を制御するための制御信号として、垂直転送クロックパルスＶφ２を印加することで、感光部の信号蓄積期間中に流れる電流を抑制する。 - 特許庁

A control unit 13 sets up an operation clock of an image coder 15 to a low speed, and narrows a search range for a motion vector in order to reduce of power consumption, and performs moving image recording by suppressing battery consumption at the sacrifice of the quality of an image, when the battery remaining amount of a power source portion 12 is small.例文帳に追加

制御部１３は、電源部１２の電池残量が少ないと、画像符号化部１５の動作クロックを低速に設定し、かつ動きベクトルの探索範囲を狭めて消費電力の低減を図り、画質を犠牲にして電池消耗を抑えた動画記録を行う。 - 特許庁

The vehicle charging system configured for charging an on-vehicle battery MB using a commercial power source 8 includes: a charger 42 for charging the battery MB; and a control device 30 for controlling the charger 42 on the basis of charge completion clock time set by a user.例文帳に追加

商用電源８から車載のバッテリＭＢを充電できるように構成された車両の充電システムは、バッテリＭＢを充電する充電器４２と、ユーザにより設定された充電終了時刻に基づいて充電器４２を制御する制御装置３０とを備える。 - 特許庁

Whether the lighting timing signal CKinv obtained by multiplying the cycle of the clock ϕ by how many times m is prepared beforehand for each reading mode, The how many times m is switched by a reading mode to thereby supply a proper lighting timing signal CKinv to a light source lighting device.例文帳に追加

クロックφの周期を何倍ｍにした点灯タイミング信号ＣＫｉｎｖを光源点灯装置に供給すべきか、を読取りモード毎に予め用意しておき、読取りモードによってそれｍを切り替える事によって光源点灯装置に適正な点灯タイミング信号ＣＫｉｎｖを供給する。 - 特許庁

Then the buffer areas, to which a signal pattern for phase lock loop, automatic gain adjustment at data reproduction and for automatic adjustment of a light source power and a signal pattern used for detecting a synchronization pattern, production of a recovered clock and end of block reproduction are recorded, are used for various purposes.例文帳に追加

そして、バッファエリアについては、データ再生時の位相同期ループや自動利得調整、光源パワーの自動調整用の信号パターンや、同期パターン、再生クロックの生成、ブロック再生終了の検出等に用いる信号パターンを記録することで各種の目的に利用できるようにした。 - 特許庁

Separate power supply lines 101 and 102 are provided to a clock oscillation circuit 13 which becomes a generation source of the noise and a demodulation circuit 10 and a decoding circuit 11 to be affected by the noise, and a variable impedance 103 which changes an impedance value is installed at the power supply line 101.例文帳に追加

ノイズの発生源となるクロック発振回路１３と、ノイズの影響を受ける復調回路１０及び復号化回路１１とに対して、別の電源供給路１０１，１０２を設け、電源供給路にはインピーダンス値を変更できる可変インピーダンス１０３を設置する。 - 特許庁

To extend an available ambient temperature range by increasing an upper limit of the ambient temperature at which a resonance cell of a rubidium atom oscillator can be kept to a setting temperature with respect to the rubidium atom oscillator used for a reference clock oscillation source or the like for an exchange and a transmitter or the like.例文帳に追加

交換機や伝送装置等の基準クロック用発振源等に使用されるルビジウム原子発振器に関し、ルビジウム原子発振器の共鳴セルを設定温度に保つことができる環境温度の上限を上昇させ、使用可能な環境温度範囲を拡大する。 - 特許庁

A start pulse signal SP, video data signals R, G, B and a clock signal CK are cascaded and propagated through source driver LSI chips 1 connected in cascade and delayed and the delay time differs between a leading signal and a trailing signal of the signals.例文帳に追加

縦続接続されるソースドライバＬＳＩチップ１に、縦続して伝搬されるスタートパルス信号ＳＰ、映像データ信号Ｒ・Ｇ・Ｂ、クロック信号ＣＫが、各ソースドライバＬＳＩチップ１…において遅延を生じ、かつその遅延時間が信号の立ち上がり時と立ち下がり時とで異なる。 - 特許庁

In another embodiment, a VCO primarily affiliated with the communication device serves as a basic reference frequency source for the navigation satellite receiver, and subsequent locking onto the satellite transmissions again allows highly accurate frequency synthesis and clock generation for the communication device.例文帳に追加

もう一つの実施例において、主として通信装置と関連しているＶＣＯは航法衛星受信機の基本的リファレンス用周波数源の役割を果たし、再び衛星送信に後続ロックすることにより通信装置のための精度の高い周波数合成及びクロック生成が可能になる。 - 特許庁

To reduce a throughput for obtaining an ASV of each module of a multi-power source LSI, and to adjust a power supply voltage to be supplied to each module to a proper value even when manufacturing variation dependency and power supply voltage dependency between a clock tree circuit and a logic circuit configuring a module are different.例文帳に追加

多電源ＬＳＩの各モジュールのＡＳＶを求めるための処理量を軽減させ、モジュールを構成するクロックツリー回路と論理回路製造との製造ばらつき依存性と電源電圧依存性とが異なる場合でも各モジュールに供給する電源電圧を適切な値に調整すること。 - 特許庁

In addition, when an electric power source of the pinball game machine 1 is fed, when an RAM is made clear, or during displaying a demonstration producing image, the clock accessary 17 is controlled by an embodiment of an operation pattern A or an operation pattern B being a specified embodiment different from a displaying embodiment at the ordinary time.例文帳に追加

そして、弾球遊技機１の電源投入時、ＲＡＭクリア時、またはデモ演出画像の表示中は、通常時における表示態様とは異なる特定態様である動作パターンＡの態様または動作パターンＢの態様で時計役物１７が制御される。 - 特許庁

Thus, the clock skew between function blocks 3 and 4 is reduced even if a difference between internal source voltages V1 and V2 supplied to the function blocks 3 and 4 is large, by providing programmable delay circuits 8 and 9 which can program the delay time arbitrarily in advance.例文帳に追加

このように、予め任意に遅延時間をプログラムすることができるプログラマブル遅延回路８，９を設けたことによって、機能ブロック３，４に供給される内部電源電圧Ｖ１，Ｖ２の差が大きい場合でも、機能ブロック３，４間のクロックスキューを低減することができる。 - 特許庁

Reduction of power consumption is carried out by gently performing charging/discharging in deleting of data and in writing data by connecting a power clock from a potential recycling power source which performs charging/discharging intermittently, to a word line and a bit line in a memory circuit.例文帳に追加

本発明は、メモリ回路におけるワード線及びビット線に断熱的に充電／放電を行う電荷再利用型電源からのパワークロックを接続することにより、データの消去時及びデータの書き込み時における充電／放電を緩やかに行うことにより、消費電力を低減する。 - 特許庁

An output signal Q 1 of a D latch 301 of an initial stage included in a shift register circuit 22 of a source driver 101 rises in tune with the rise of a clock signal SCK and an output signal Q 2 of an a D latch 302 of the next stage rises in tune with the rise of an inverted clocks signal SCKB.例文帳に追加

ソースドライバ１０１のシフトレジスタ回路２２に含まれる初段のＤラッチ３０１の出力信号Ｑ１は、クロック信号ＳＣＫの立ち上がりに合わせて立ち上がり、次段のＤラッチ３０２の出力信号Ｑ２は、反転クロック信号ＳＣＫＢの立ち上がりに合わせて立ち上がる。 - 特許庁

A bias generation circuit is configured using a source follower circuit of a PMOS transistor and during an exposure term or during part of the exposure term, application of a reset clock ϕRG to a reset gate section is stopped, thereby bringing the reset gate section into a reset state and reducing a hot carrier during the exposure term.例文帳に追加

バイアス発生回路をＰＭＯＳトランジスタのソースフォロワ回路を用いた構成とし、露光期間中または露光期間の一部の期間でリセットクロックφＲＧのリセットゲート部への印加を停止することで、リセットゲート部をリセット状態にし、露光期間中のホットキャリアを低減する。 - 特許庁

This system is provided with a frequency dividing function part 2 for frequency-dividing a clock source 1, a reference address generation part 3 for generating and outputting a random address by address start signals 6 from the frequency dividing function part 2 and a reference data storage memory part 4 for providing the frequency dividing function part 2 with a frequency division numerical value 8.例文帳に追加

クロック源１を分周する分周機能部２と、分周機能部２からのアドレス開始信号６にてランダムアドレスを生成出力する参照アドレス生成部３と、分周機能部２へ分周数値８を提供する参照データ格納メモリ部４を有している。 - 特許庁

In order to attain a low on resistance by setting the VGS (gate-source voltage) at 2VDD when the second charge transfer MOS transistor M2(N) is turned on, output voltage B(2VDD) of the charge pump circuit is employed as the power supply of a second clock driver CD2 for driving the pumping packet.例文帳に追加

そして、第２の電荷転送用ＭＯＳトランジスタＭ２（Ｎ）がオンするときのＶＧＳ（ゲートソース間電圧）を２ＶＤＤにして、低いオン抵抗を得るために、ポンピングパケットを駆動する第２のクロックドライバーＣＤ２の電源としてチャージポンプ回路の出力電圧Ｂ（２ＶＤＤ）を用いた。 - 特許庁

To provide a small-sized reader to enhance the S/N of an output signal of a photoelectric conversion element with less power consumption without the need for an auxiliary power supply source and a control means of the power supply in the case of stabilizing a clock voltage to drive the photoelectric conversion element.例文帳に追加

光電変換素子を駆動するクロック電圧の安定化を図る場合に、補助の電力供給源やその電源の制御手段を用意することなく、消費電力が少なく、小型の装置で、光電変換素子の出力信号のＳ／Ｎの改善を可能とする。 - 特許庁

In a heat source machine communication system configured with a hot-water supply device and one or more communication terminals for performing data communication with the hot-water supply device, the hot-water supply device and at least one communication terminal are provided with switching means 5 which switches a clock frequency for data communication.例文帳に追加

給湯装置と、この給湯装置とデータ通信を行う１以上の通信端末とで構成される熱源機通信システムにおいて、給湯装置と少なくとも１の通信端末にデータ通信用のクロック周波数を切り替える切替手段５を備えさせる。 - 特許庁

When the clock Φ1 is transited to a ground power source level, an NMOS transistor 112 is turned off, an electrode of an opposite side to the node (a) of a capacitor 106 is boosted to a VCC level by a driver 107 of an electric supply means 101, and the node(a) is boosted to a (2VCC-Vtn) level.例文帳に追加

クロックφ１が接地電源レベルに遷移すると、ＮＭＯＳトランジスタ１１２がオフし、電荷供給手段１０１のドライバ１０７がキャパシタ１０６のノードａとは反対側の電極をＶＣＣレベルまで昇圧して、ノードａは（２ＶＣＣ−Ｖｔｎ）レベルまで昇圧される。 - 特許庁

A system controller 14 includes a decoder 16 for decoding the instruction fetched by the basic instruction processor 11, so as to control a power source control part 51, a clock signal generating part 52, a program counter 53, and a condition flag 54 for the exclusive instruction processor 12 based on the output of the decoder 16.例文帳に追加

システムコントローラ１４は、基本命令プロセッサ１１がフェッチした命令をデコードするデコーダ１６を備え、デコーダ１６の出力に基づいて専用命令プロセッサ１２のための電源制御部５１、クロック信号生成部５２、プログラムカウンタ５３、及び条件フラグ５４を制御する。 - 特許庁

Two-frequency dividers 10 and 30-50 are each constituted of a D flip-flop composed of an NMOS source coupled logic and having an NMOS transistor grounded into which a clock signal is inputted, and a two-frequency divider 60 connected in a sixth stage is constituted of a D flip-flop composed of a CMOS logic circuit.例文帳に追加

２分周器１０、３０〜５０をＮＭＯＳソースカップルドロジックからなり、クロック信号が入力されるＮＭＯＳトランジスタが接地されたＤフリップフロップで構成し、６段目に接続された２分周器６０をＣＭＯＳロジック回路からなるＤフリップフロップで構成する。 - 特許庁

The presence/absence of the clock output of the oscillation circuit 1 is detected by an oscillation stoppage detection circuit 2, whether a power voltage VDD is higher or lower than a prescribed level is detected by a power voltage dropping detection circuit 3, and the rising of a power source is detected by a power on detection circuit 4.例文帳に追加

発振回路１のクロック出力の有無を発振停止検出回路２で検出し、電源電圧ＶＤＤが所定のレベル以上か以下かを電源電圧低下検出回路３で検出し、電源の立ち上がりをパワーオン検出回路４で検出する。 - 特許庁

This digital measuring instrument is constituted to use the capacitor 12 repeating charge-discharge by the output of the transformation circuit 26 using a clock 22, as a driving electric power source, and to drive the sensor by a command from an outside 30, and the sensor 10 is driven synchronized with operation timing of the transformation circuit 26.例文帳に追加

クロック２２を用いた変圧回路２６の出力により充放電を繰り返すコンデンサ１２をセンサ１０の駆動電源とし、外部（３０）からの指令によりセンサ１０を駆動するようにされたディジタル測定器において、前記変圧回路２６の動作タイミングと同期して、センサ１０を駆動する。 - 特許庁

A vertically transferred clock pulse Vϕ2 as a control signal for controlling a source current flowing through the output section 50 is applied to gate terminals of the load MOS transistors LM1, LM2, LM3 connected in common to suppress the current which flows during the signal accumulating period in the photosensitive section.例文帳に追加

負荷ＭＯＳトランジスタＬＭ１，ＬＭ２，ＬＭ３の共通接続されたゲート端子に、出力部５０に流れるソース電流を制御するための制御信号として、垂直転送クロックパルスＶφ２を印加することで、感光部の信号蓄積期間中に流れる電流を抑制する。 - 特許庁

ADCs 151 and 152 perform sampling at the frequency of the clock signal oscillated by the self-running sampling trigger source 140 for an electrical signal converted by the local oscillator 110, the 90-degree phase hybrid circuit 120 and the photoelectric conversion units 131 and 132 to convert the electrical signal into a digital signal.例文帳に追加

ＡＤＣ１５１，１５２は、局部発振器１１０、９０°位相ハイブリッド回路１２０および光電変換素子１３１，１３２によって変換された電気信号を、自走サンプリングトリガ源１４０によって発振されたクロック信号の周波数によってサンプリングするデジタル変換を行う。 - 特許庁

A data latch circuit 12 of a source driver 1 is provided with DFFs 12A, 12B, and 12D which take in display data signal R.G.B in synchronous with both rising timing and falling timing of a clock signal SCK whose frequency is 1/2 of the display data signal R.G.B.例文帳に追加

ソースドライバ１におけるデータラッチ回路１２は、表示用データ信号Ｒ・Ｇ・Ｂの１／２の周波数であるクロック信号ＳＣＫの、立ち上がりと立ち下がりとの両方のタイミングに同期して、表示用データ信号Ｒ・Ｇ・Ｂを取り込むＤＦＦ１２Ａ・１２Ｂ・１２Ｄを備えている。 - 特許庁

When transmitting a source video signal to a display output signal processing system, the same transmission clock is used for HD and SD and a frame reference signal is inserted at a data position a predetermined number of clocks before a field effective data starting position within a frame of transmission data.例文帳に追加

表示出力信号処理系にソース映像信号を伝送するのにあたり、ＨＤとＳＤとで同じ伝送クロックを用い、伝送データのフレーム内におけるフィールド有効データの開始位置から所定クロック数だけ前方となるデータ位置に対して、フレーム基準信号を挿入する。 - 特許庁

The image codec section 101 and the image plotting section 102 make a combination and the graphic plotting section 104 and the image synthesis section 103 make another combination and each combination is connected or disconnected to a power source 121 and a clock generator 122 in a switch section 120.例文帳に追加

また、スイッチ部１２０で、電源１２１及びクロックの発振源１２２に対して、画像コーデック部１０１及び画像描画部１０２を一組として接続／遮断状態とすると共に、グラフィック描画部１０４及び画像合成部１０３を一組として接続／遮断状態とする。 - 特許庁

When at least one of the supply and stop of the input source voltage, the supply and stop of the given clock, and the input of a display-OFF control signal is performed, residual electric charges of a circuit part to which at least one of the 1st and Nth potential (VH, VL) is supplied are discharged.例文帳に追加

入力電源電圧の供給停止、所与のクロックの供給停止あるいは表示オフ制御信号の入力の少なくとも１つがなされた場合に、第１、第Ｎ電位（ＶＨ、ＶＬ）の少なくとも一方により電位が供給される回路部分の残留電荷を放電させる。 - 特許庁

An atomic clock includes a physics package that includes a vacuum chamber cavity that holds atoms of Rb-87 under high vacuum conditions and an optical bench having a single laser light source, a local oscillator, a plurality of magnetic field coils, an antenna, at least one photo-detector and an integrated control electronic circuit.例文帳に追加

Ｒｂ−８７の原子を高真空条件下に保持する真空チャンバキャビティと、単一レーザ光源、局部発振器、複数の磁場コイル、アンテナ、少なくとも１つの光検出器、および集積制御電子回路を有する光学ベンチとを含む物理パッケージを有する原子時計。 - 特許庁

In the spread spectrum clock generator of an embodiment, a charge pump circuit 1 has a variable current source whose output current magnitude depends on a setting, and outputs a charge current for controlling a voltage applied to a VCO 11 for a period depending on a phase difference detected by a phase comparator 14.例文帳に追加

実施形態のスペクトラム拡散クロックジェネレータは、チャージポンプ回路１が、出力電流量が設定に応じて変化する可変電流源を有し、位相比較器１４により検出された位相差に応じた期間、ＶＣＯ１１へ印加する電圧を制御するためのチャージ電流を出力する。 - 特許庁

On March 17, Yoshinoya announced to start round-the clock gyudon sales for the first time in four years and a month because it was successful to expand the supply source of US beef, a main ingredient of the gyudon, and became capable of securing the quantity of beef required for regularly offering 24-hours serving at about 1040 outlets nationwide.. 例文帳に追加

吉野家は牛丼の主原材料となる米国産牛肉の調達先開拓がすすみ、終日営業に必要な量の確保が可能となったことにより、全国の吉野家約1040店で牛丼の常時24時間販売を約4年1ヶ月ぶりに再開すると3月17日発表。 - Wikipedia日英京都関連文書対訳コーパス

A master apparatus 100 calculates a main clock frequency, generated by a transmission source slave apparatus 200 of a received signal Rx_M, on the basis of the received signal Rx_M received from the slave apparatus 200 and generates a carrier adjustment signal Creg on the basis of the frequency fcs.例文帳に追加

マスタ装置１００は、スレーブ装置２００から受信した受信信号Ｒｘ_Ｍに基づいて、その受信信号Ｒｘ_Ｍの送信元スレーブ装置２００が生成しているメインクロック周波数を算出し、その周波数ｆｃｓに基づいてキャリア調整信号Ｃｒｅｇを生成する。 - 特許庁

Only a first pre-pit in a frame being a source of a synchronizing signal from an extracted pre-pit, the phase of a wobble signal is adjusted by a pre-pit signal detected for the particular number of times for a prescribed period, and a recording clock is generated by using the wobble signal whose phase is adjusted.例文帳に追加

抽出されたプリピットから同期信号の元となるフレーム内の1番目のプリピットのみを検出し、一定周期で特定回数検出されたプリピット信号によりウォブル信号の位相調整を行い、位相調整されたウォブル信号により記録クロックを生成する。 - 特許庁

To provide a transmission I/F which can flexibly deal with such a device as the impact of a high frequency clock, being employed in a transmission circuit between the emission data processing section and the driver section of a light emitting source in an image forming apparatus, onto the EMC is reduced and diversified through a simple arrangement.例文帳に追加

画像形成装置における発光用データ処理部と発光源のドライバ部間の伝送回路で用いる高周波クロックによるＥＭＣ等への影響を簡素な構成で低減化し、かつ多様化したデバイスに柔軟に対応し得る伝送Ｉ／Ｆを提供する。 - 特許庁

These units are operated by the power saving mode in the absence of the touch, and a power source is not supplied to a portion of a signal reading unit, due to which the electric power consumption can be reduced and since the units operate in synchronization with a clock signal having a low frequency, the electric power consumption can be further reduced.例文帳に追加

本発明によれば、接触がなければ節電モードで動作して信号読取部の一部に電源を供給しないことによって、電力消費を減らすことができ、低い周波数を有するクロック信号に同期して動作するためにさらに消費電力を減らすことができる。 - 特許庁

On the other hand, when a clock signal CLK of comparative low current consumption generated from the oscillation circuit 3 being a self-excited oscillation circuit is used, an external terminal OPad2 provided at an external high potential side power source Vdd side is connected to the external terminal OPad 1 through a resistor R1.例文帳に追加

一方、自励発振回路である発振回路３から生成される比較的低消費電流のクロック信号ＣＬＫを使用する場合、抵抗Ｒ１を介して外部の高電位側電源Ｖｄｄ側に設けられた外部端子Ｏｐａｄ２と外部端子Ｏｐａｄ１の間を接続する。 - 特許庁

As a result, the shift registers are initialized in turning off the power source and, therefore the more than needed increasing of signal line load is prevented when the signals (clock signals, etc.), for controlling the shift registers are selectively inputted, as a result of which the operation of the image display device is stabilized.例文帳に追加

これにより、電源投入時等にシフトレジスタが初期化されるので、シフトレジスタを制御する信号（クロック信号等）を選択入力している場合には、信号線負荷が必要以上に大きくなることが防がれる結果、画像表示装置の動作が安定する。 - 特許庁

A timing controller 2A branches image data inputted from a graphic controller 11A into a plurality of systems of data and supplies them to a source driver 3A via a plurality of data buses 6A, and also lowers a clock signal to ≤1/2 of the data rate of video data and outputs the signal.例文帳に追加

タイミングコントローラ２Ａは、グラフィックコントローラ１１Ａから入力する画像データを複数系統のデータに分岐して、複数のデータバス６Ａを介してソースドライバ３Ａに供給するとともに、クロック信号を映像データのデータレートの１／２以下に低下させて出力する。 - 特許庁

The frequency-voltage conversion circuit comprises: a differentiation circuit receiving a clock signal; a buffer circuit receiving an output from the differentiation circuit outputting it as a pulse wave; an integration circuit converting the pulse wave output by the buffer circuit to a DC voltage; and a MOS transistor receiving the clock signal at a gate terminal and having a source terminal connected to a ground terminal and a drain terminal connected to an output terminal of the differentiation circuit.例文帳に追加

周波数−電圧変換回路は、クロック信号を受信する微分回路と、微分回路の出力を受けてパルス波として出力するバッファ回路と、バッファ回路から出力されたパルス波を直流電圧に変換する積分回路と、クロック信号をゲート端子で受信するとともに、ソース端子が接地端子に接続され、ドレイン端子が微分回路の出力端子に接続されたＭＯＳトランジスタと、を備えている。 - 特許庁

This DMAC 40 comprises a read/write port 47 operable to receive data from said data source 10 via a source bus and to output said received data to said data destination 20 via a destination bus, wherein said direct memory access controller is operable in response to a predetermined number of clock pulses, to control said read/write port to output said received data to said data destination after receiving it.例文帳に追加

本ＤＭＡＣ４０は発信元バスを介してデータ発信元１０からデータを受信し、宛先バスを介してデータ宛先２０に受信したデータを出力するように動作可能な読み出し／書き込みポート４７を含み、所定の数のクロック・パルスに応答して読み出し／書き込みポートを制御し、前記所定の数のクロック・パルスを受信すると受信したデータをデータ宛先に対して出力する。 - 特許庁

To provide a digital display signal processing circuit dissolving such weak points as increasing the current consumption due to use of a signal source clock from a PLL circuit, increasing the cost because of requiring the adjustment process of the PLL circuit, and not being able to correctly sample an inputted digital display signal.例文帳に追加

ＰＬＬ回路からの信号源クロックを用いるため消費電流が増大し、またＰＬＬ回路の調整工程が必要となるためコストがかかり、更に入力されるデジタル表示信号を正しくサンプリングすることができないという欠点を解消したデジタル表示信号回路を提供する。 - 特許庁

The video data of color data within the predetermined color band and video data of color data not within the predetermined color band are composed of a predetermined number of bits for each pixel, and transmitted in timing synchronized to the pixel clock to transmit video data exceeding the predetermined color band from the source-side device to the sink-side device.例文帳に追加

規定された色帯域内の色データの映像データと、規定された帯域外の色データの映像データとは、それぞれ１画素毎に所定ビット数で構成して、画素クロックに同期したタイミングで伝送して、ソース側装置からシンク側装置に、規定された色帯域を越える映像データを伝送する。 - 特許庁