「clock source」に関連した英語例文の一覧と使い方(7ページ目)

Weblio 辞書 > 英和辞典・和英辞典 > clock sourceの意味・解説 > clock sourceに関連した英語例文

>"clock source"に完全一致する例文のみを検索する

セーフサーチ：オン

不適切な検索結果を除外する

不適切な検索結果を除外しない

セーフサーチについて

意味

例文

clock sourceの部分一致の例文一覧と使い方

該当件数 : 691件

＜前へ 1 2 3 4 5 6 7 8 9 10 11 .... 13 14 次へ＞

例文

A cross connect device 104 builds a phase information for clock signal taken out of the 2 kHz clock source (not shown) and a discrimination information ('H4' byte) for reproducing a frequency identical with the clock signal into an STM-1 frame, which are transmitted to the devices 1031-103M.例文帳に追加

クロスコネクト装置１０４は図示しない２ＫＨｚクロック源から取り出したクロック信号の位相情報およびこのクロック信号と同一周波数を再生するための識別情報（“Ｈ４”バイト）をＳＴＭ−１フレームに組み込んでこれらの装置１０３_1〜１０３_Mに転送する。 - 特許庁

The source driver is provided with a latch circuit for latching display data by the rising of a fundamental clock and a shift register with clock stoppage and only the shift register of the first stage is provided with a circuit which does not output shift register output but outputs a start pulse whose length is adjusted to a length equivalent to two clocks of the fundamental clock.例文帳に追加

ソースドライバ回路は、原振クロックの立ち上がりで表示データをラッチするラッチ回路と、クロック停止付きシフトレジスタを具備し、第１段のシフトレジスタのみシフトレジスタ出力ではなく、前記原振クロックの２クロック分の長さに調整されたスタートパルスを出力する回路を具備する。 - 特許庁

At this point, an output clock CLK0 of a clock supply source 2 input into the first variable delay circuit 31 is fed to a clock input end of a device 1 via a cable 4, then is returned back via the cable 4 and output from the second variable delay circuit 32.例文帳に追加

この時点で第１の可変遅延回路３１へ入力するクロック供給源２の出力クロックＣＬＫ０は、ケーブル４を介してデバイス１のクロック入力端へ送出され、その後、ケーブル４を介して戻ってきて第２の可変遅延回路３２から出力される。 - 特許庁

An oscillation wavelength is scanned according to clock frequency by changing the clock frequency of the clock signal to make a wavelength variable at a high speed, and this light source is used to enhance the resolving power and depth of invasion of the optical tomographic image display system.例文帳に追加

このクロック信号のクロック周波数を変化させることによってクロック周波数に応じて発振波長を走査することで、高速で波長を可変でき、この光源を用いることで光断層画像表示システムの分解能、および深達度を向上させることができる。 - 特許庁

例文

The clock oscillating source 10 is provided with an LPF 11 and a VCO 12, and the clock signal outputted from the VCO 12 is fed to the STC counter 41 and a timer 24 in a stream multiplexer circuit 2.例文帳に追加

クロック発信源１０には、ＬＰＦ１１及びＶＣＯ１２が設けられており、ＶＣＯ１２から出力されたクロック信号がＳＴＣカウンタ４１及びストリーム多重回路２内のタイマ２４に供給される。 - 特許庁

例文

To provide a semiconductor integrated circuit, capable of suppressing the variation of an operation delay time due to local power source fluctuations to be small with respect to the clock buffer of a clock supplying system using simple circuit constitution.例文帳に追加

簡単な回路構成によってクロック供給系のクロックバッファに対して局部的な電源変動による動作遅延時間のばらつきを小さく抑えることができる半導体集積回路を提供する。 - 特許庁

The method includes a step of using a fixed latency indicator signal to authorize the source to insert time information used to slave the clock of the decoder of the associated receiving part to its clock.例文帳に追加

その方法は、ソースのクロックに関連受信部の復号化器のクロックを従属させるように用いられる時間情報を挿入するようにソースを認定するために固定レイテンシ指示信号を用いる段階を有する。 - 特許庁

A converter 120 converts the light generated by the light source 110 to an intensity-variable signal component synchronizing with an input clock signal and an intensity-variable signal component inversely synchronizing with the clock signal.例文帳に追加

変換部１２０は、光源１１０によって生成された光を、入力されるクロック信号と同期する強度変化信号成分およびクロック信号と反転同期する強度変化信号成分に変換する。 - 特許庁

To prevent malfunction due to noise, etc., without causing increase of a circuit scale in a clock control circuit for realizing low power consumption by stopping a system clock together with source oscillation in a standby state.例文帳に追加

待機状態においてシステムのクロックを源発振ごと停止させて低消費電力化を実現するためのクロック制御回路において、回路規模の増大を招くことなく、ノイズ等による誤動作を防止する。 - 特許庁

例文

When the clock signal from the OSC 28 is at least a specified value, the clock signal whose oscillation source is the OSC 28 is transmitted as a timing signal to a color CCD 21, an analog processing part 22 and an A/D converter 23.例文帳に追加

ＯＳＣ２８からのクロック信号がある一定以上の場合、カラーＣＣＤ２１、アナログ処理部２２、Ａ／Ｄコンバータ２３へＯＳＣ２８を発振源としたクロック信号がタイミング信号として送信される。 - 特許庁

例文

The high voltage power source 202 converts the received clock signal into a triangular wave with a clock=triangular conversion means 3, generates a PWM signal by comparing the triangular wave and a voltage level signal generated for the output of the high voltage power source 202 by the use of a comparison means 502, and controls the output of the high voltage power source 202 in accordance with the PWM signal.例文帳に追加

高圧電源部２０２は、受信したクロック信号をクロック＝三角波変換手段３で三角波に変換し、この三角波と高圧電源部２０２の出力にかかる電圧レベル信号とを比較手段５０２で比較してＰＷＭ信号を発生し、このＰＷＭ信号に応じて高圧電源部２０２の出力を制御する。 - 特許庁

For the period T31 between a STATE 2, a STATE 3 and a STATE 4, the source clocks SCK are sent out in order to transfer display data by making the source clock sending signal CLKON "1 (active)".例文帳に追加

ＳＴＡＴＥ２、ＳＴＡＴＥ３およびＳＴＡＴＥ４の期間Ｔ３１は、ソースクロック送出信号ＣＬＫＯＮを「１（アクティブ）」として、表示データを転送するためにソースクロックＳＣＫを送出する。 - 特許庁

A timing generation circuit (TG) 15 is built in the source driver 14 and the source driver 14 is connected to a color process/inversion circuit 4, a clock creation circuit 13 and a counter electrode driving circuit 6.例文帳に追加

ソースドライバ１４には、タイミング発生回路（ＴＧ）１５が内蔵されており、ソースドライバ１４は、色処理・反転回路４とクロック作成回路１３、及び対向電極駆動回路６に接続されている。 - 特許庁

The derived time clock is used for initiating scheduled processing functions for programs derived from the particular broadcast source and time clocks derived from sources other than the particular broadcast source are disregarded.例文帳に追加

得られた時間クロックは特定の放送源から得られた番組のためのスケジューリングされた処理機能を開始するために使用され、特定の放送源以外の源から得られた時間クロックは無視される。 - 特許庁

A source voltage generating circuit selects a pair of CLK and XCLK of high frequency or a pair of α and X_α of low frequency as the operating clock of the source voltage generating circuit comprising transistors Q1 to Q4.例文帳に追加

トランジスタＱ１〜Ｑ４からなる電源電圧発生回路の動作クロックとして、周波数の大きなＣＬＫ、ＸＣＬＫの組、または周波数の小さいα、Ｘαの組のいずれかを選択する。 - 特許庁

A charge pump circuit 310 boosts power source voltage Vdd based on the clock signal OSCK of a supplied frequency Ha, and boosts gently boosting voltage HV from power source voltage.例文帳に追加

チャージポンプ回路３１０は、供給された周波数Ｈａのクロック信号ＯＳＣＫに基づいて電源電圧Ｖｄｄを昇圧し、昇圧電圧ＨＶを電源電圧から緩やかに上昇させる。 - 特許庁

To provide a timepiece device using a periodicity of a commercial AC power source and yet capable of preventing disturbance of a voltage waveform of the power source from influencing and highly accurately measuring clock time.例文帳に追加

商用交流電源の周期性を利用しながらも、商用交流電源の電圧波形の乱れによる影響を受けにくく、精度の高い時刻の計時が可能な時計装置を提供する。 - 特許庁

To provide a time monitoring apparatus which can monitor time by using a frequency generating source easy to install or a frequency generating source mountable onboard and in which clock devices can easily be distributedly arranged at a large number of positions.例文帳に追加

設置が容易な周波数発生源あるいはオンボード上に搭載可能な周波数発生源を利用して時刻を監視でき、時計装置を多数箇所に容易に分散配置可能とする。 - 特許庁

A power source detection circuit 6 detects whether a personal computer 1 is driven by a battery 2, or driven by connecting an AC power source 3, and transmits the driving state to a clock switching circuit 7.例文帳に追加

電源検出回路６は、パーソナルコンピュータ１がバッテリ２で駆動されているか、またＡＣ電源３を接続して駆動されているかを検出し、その駆動状態をクロック切換回路７に送信する。 - 特許庁

To solve the problem of insufficiency of writing time of a video signal to a source line due to shortening of the pulse width of a sampling pulse with a high-frequency clock signal.例文帳に追加

クロック信号の周波数を高くすると、サンプリングパルスのパルス幅が短くなりソース線へビデオ信号を書き込む時間が不足する。 - 特許庁

That is, the gate of the transistor Q2 is connected with a gate of the transistor Q8, and the clock terminal CK is connected with the source and the drain of the transistor Q8.例文帳に追加

即ち、トランジスタＱ２のゲートにはトランジスタＱ８のゲートが接続し、クロック端子ＣＫにはトランジスタＱ８のソース・ドレインが接続する。 - 特許庁

To provide an imaging apparatus capable of normally functioning a circuit that includes a clock function, even when a voltage of a system power source is reduced.例文帳に追加

システム電源の電圧が低下した場合でも、時計機能を有する回路を正常に機能させることが可能な撮像装置を提供する。 - 特許庁

The portable telephone set maintains counting of a clock signal in a step S9, and it is switched to a step S11 when the power source is turned on again in a step S10.例文帳に追加

ステップＳ９においてクロック信号の計数を維持し、ステップＳ１０において、再び電源がオンされると、ステップＳ１１へ移行する。 - 特許庁

At least one out of a power source line and a ground line is made to run in parallel to the clock signal line, so that adverse effect on other wirings can be restrained.例文帳に追加

又、電源線及びグランド線の少なくとも一方を該クロック信号線に並走させるので、他配線への悪影響を抑制できる。 - 特許庁

To provide a module in which output data can be synchronized accu rately with a clock without being affected by a power source noise.例文帳に追加

電源ノイズに影響されることなく出力データとクロックを正確に同期させることができるモジュールを提供することを目的とする。 - 特許庁

Accurate time adjustment can be made, by counting pulses generated from a clock source (34) of a higher frequency and adding a correction time to the result of the counting.例文帳に追加

より高周波のクロック源（３４）から発生するパルスを数えて、修正時間を加えることにより正確な時間調節がなされる。 - 特許庁

The supply of a clock to the integrated circuit 10 is terminated (Step 52) and thereafter the supply of the source voltage is terminated (Step 53).例文帳に追加

そして、半導体集積回路１０へのクロックの供給を停止して（ステップ５２）、その後、上記電源電圧の供給を停止する（ステップ５３）。 - 特許庁

To provide an electronic music device which always correctly executes processing requiring the time though not provided with a backup power source for an internal clock.例文帳に追加

内部時計用のバックアップ電源を有していなくても、時刻を必要とする処理を常に正しく実行する電子音楽装置の提供。 - 特許庁

The control signal CNT is generated based on a counter value K, which is obtained from the clock generating circuit 1, in the power source control means 31.例文帳に追加

制御信号ＣＮＴは、電源制御手段３１において、クロック生成回路１から得られるカウンタ値Ｋに基づいて生成される。 - 特許庁

The semiconductor integrated circuit having the self-biasing type clock signal amplifier which generates the clock signal with the input voltage from an AC signal source 2 is provided with a voltage supply means comprising a reference voltage source 6 composed of an operational amplifier OP-Amp which abruptly varying a rise of a voltage by applying a bias voltage in addition to the voltage from the AC signal source 2 when the signal source 2 starts up.例文帳に追加

交流信号源２からの入力電圧によりクロック信号を生成する自己バイアス型クロック信号増幅器を持つ半導体集積回路において、前記信号源２の立ち上げ時に、前記交流信号源２による電圧に加えてバイアス電圧を印加し電圧の立ち上がりを急峻に変化させるオペアンプＯＰ−Ａｍｐからなる基準電圧源６で構成された電圧供給手段を設けた。 - 特許庁

To match the start time of valid data to be input to a source driver on the latter stage side with the fetch time even when a source driver having an output number such that final data is not ended in a frequency dividing clock unit is included in a plurality of cascade-connected source drivers.例文帳に追加