「clock source」に関連した英語例文の一覧と使い方(14ページ目) - Weblio英語例文検索

The side of the device 2 is provided with a bar code reading part 2a, a calendar clock 2d characteristic to the television terminal device, a microcomputer 2b judging whether information on the term of validity and equipment identification information are valid or not and a power source control part 2j energizing a television set 3 to make it watchable when the card 1 is valid.例文帳に追加

又テレビ端末装置２側にバーコード読み取り部２ａと、テレビ端末装置固有のカレンダー時計２ｄと、有効期間情報と設備識別情報とが有効か否かを判断するマイコン２ｂと、紙カード１が有効のときテレビ３を通電して視聴可能にする電源制御部２ｊとを設ける。 - 特許庁

A time information acquiring part 11 of an access request terminal 1 digitally signs for the time information acquired from a clock source 23 by a time information acquiring part 22 via a transmitting-receiving part 21 of an NTP server 2, and transmits the information to an access authentication server 3 together with a public key certificate issued by an authentication station system 5.例文帳に追加

アクセス要求端末１の時間情報取得部１１は、ＮＴＰサーバ２の送受信部２１を介して時間情報取得部２２がクロックソース２３から取得した時間情報に対してデジタル署名し、認証局システム５が発行した公開鍵証明書とともにアクセス認証サーバ３に送信する。 - 特許庁

The third controller 513 locates a pixel position from a horizontal coordinate specified by horizontal coordinate specifying means 541 and a vertical coordinate specified by vertical coordinate specifying means 542, and controls an output from the light source 411 based on the pixel data corresponding to the pixel position in synchronization with a clock signal.例文帳に追加

第３の制御部５１３は、水平座標特定手段５４１により特定された水平座標と垂直座標特定手段５４２により特定された垂直座標とで画素位置を特定して、この画素位置に対応付けられた画素データに基づいて光源４１１の出力をクロック信号に同期して制御する。 - 特許庁

To provide a method for driving a hold type display panel in which "moving picture blurring" of a display panel having hold characteristics can be reduced as far as possible, and an image hold period and a black hold period can properly be set, and which can be manufactured using an existent source driver which is not adaptive to a high-speed clock.例文帳に追加

ホールド特性を有する表示パネルにおいて『動画ぼやけ』を可及的に低減させ得ると共に、画像ホールド期間及び黒ホールド期間を適切に設定することができ、しかも高速クロックに対応できない既存のソースドライバを使用して製作することができるホールド型表示パネルの駆動方法を提供すること。 - 特許庁

In order to attain a low on resistance by elevating the VGS (gate-source voltage) when the second charge transfer MOS transistor M2(N) is turned on, output voltage B(2VDD) is supplied through a second diode D2 as the power supply of a second clock driver CD2 for driving the pumping packet at the time of steady operation.例文帳に追加

第２の電荷転送用ＭＯＳトランジスタＭ２（Ｎ）がオンするときのＶＧＳ（ゲートソース間電圧）を高くして、低いオン抵抗を得るために、当該ポンピングパケットを駆動する第２のクロックドライバーＣＤ２の電源として、定常動作時において、出力電圧Ｂ（２ＶＤＤ）を第２のダイオードＤ２を通して供給する。 - 特許庁

To provide a mounted light irradiation device which can exhibit so-called therapeutic effects such as human biorhythm adjustment (biological clock), sleep and waking-up rhythm adjustment and mental stabilization or activation by the brightness and color of emitted light by emitting light to the eyes and the vicinities of the eyes from a light source.例文帳に追加

光源から眼および眼の近傍に光を照射することにより、照射される光の照度、色によって、人の生体リズム（体内時計）の調整、睡眠・覚醒のリズムの調整、ならびに、精神の安定・活性化を図ることができる、いわゆるライトセラピー効果を発揮することのできる装着型光照射装置を提供する。 - 特許庁

An electronically controlled mechanical clock is provided with a voltage control oscillator having a generator for generating electric power by a rotor for rotating with a spiral spring as a driving source and a brake circuit for controlling a rotational period of the generator, and a rotation control means for controlling the rotational period of the generator by controlling the brake circuit.例文帳に追加

電子制御式機械時計は、ゼンマイを駆動源にして回転するロータにより発電する発電機および発電機の回転周期を制御するブレーキ回路を備えた電圧制御発振器と、ブレーキ回路を制御して発電機の回転周期を制御する回転制御手段とを備える。 - 特許庁

The video data of color data within the predetermined color band and video data of color data not within the predetermined color band are composed of a predetermined number of bits for each pixel, and transmitted in timing synchronized to the pixel clock to transmit video data exceeding the predetermined color band from the source-side device to the sink-side device.例文帳に追加

規定された色帯域内の色データの映像データと、規定された帯域外の色データの映像データとは、それぞれ１画素毎に所定ビット数で構成して、画素クロックに同期したタイミングで伝送して、ソース側装置からシンク側装置に、規定された色帯域を越える映像データを伝送する。 - 特許庁

A signal processing IC 1 has a terminal, OSD input terminals 5 to 8, bus control line input terminals 9 and 10, a horizontal drive pulse output terminal 11, a vertical drive pulse output terminal 12, a reset pulse output terminal 13, a power source voltage input terminal 28 and a clock output terminal 30 concentrically provided at the same side.例文帳に追加

信号処理ＩＣ１が有する端子、ＯＳＤ入力端子５〜８、バス制御線入力端子９，１０、水平ドライブ用パルス出力端子１１、垂直ドライブ用パルス出力端子１２、リセットパルス出力端子１３、電源電圧入力端子２８、クロック出力端子３０を同一の辺に集約して設ける。 - 特許庁

To provide a method of separating power supply line by which the malfunction caused by power supply noise can be suppressed regardless of the frequency of propagated signals and signals can be propagated stably between circuit blocks separated from a power source without incorporating any special circuit, such as the low-pass filter, high-frequency clock generating circuit, etc., in an LSI.例文帳に追加

伝播させる信号の周波数によらず電源ノイズによる誤動作の抑制効果が期待でき、ローパスフィルタや、高周波クロック生成回路等の特殊回路をＬＳＩ内部に内蔵せずに、電源分離された回路ブロック間で信号を安定して伝播させることができる電源ライン分離方法を提供する。 - 特許庁

In order that every optical frequency carriers in the photonic network come into optical frequency synchronous state each other, the photonic network node has optical frequency reference synchronized with a high precision clock that can be commonly used, and a light source provided to an optical communication device synchronizes with the optical frequency reference for functioning.例文帳に追加

フォトニックネットワーク内のいかなる光周波数キャリアも互いに光周波数同期状態にするために、広く共通に利用可能な高精度クロックに同期した光周波数基準をフォトニックネットワークノードが装置として備え、当該光周波数基準に光通信装置に備えられた光源が同期して機能させる。 - 特許庁

When the electronic equipment is switched from the normal state to the standby state, a master clock 131 supplied in the normal state is stopped and a microcomputer power circuit operation mode switching signal XSTBY121 is outputted in a subclock operation state to switch the power source operation circuit mode to a small-current mode.例文帳に追加

電子機器の動作状態を通常状態から待機状態へ移行する場合、通常状態で供給されるマスタークロック１３１を停止してから、サブクロック動作状態でマイコン電源回路動作モード切替え信号ＸＳＴＢＹ１２１を出力して電源動作回路モードを小電流モードへ切替える。 - 特許庁

In the camera in which a remote control device 12 can be contained inside the camera main body 1, back up power is fed from a power source 21 provided inside the remote control device 12 to the camera main body 1 (clock circuit 7 and memory 9) to hold specified information inside the camera main body 1 when the remote control device 12 is contained.例文帳に追加

リモコン装置１２をカメラ本体１内に収納可能なカメラであって、リモコン装置１２が収納されているときに、リモコン装置１２内に設けられた電源２１からカメラ本体１（時計回路７、メモリ９）に、カメラ本体１内において所定情報を保持するためのバックアップ電力を供給する。 - 特許庁

When an investigation object variable (signal or register) 111, a clock signal name 112 and an RTL source code 113 for defining/referring to the variable and the name are inputted to a verification support device 100 as an input value 110, the verification support device 100 outputs a delay cycle number 121 related to the investigation object variable 111 as an output value 120.例文帳に追加

検証支援装置１００によって、入力値１１０として調査対象変数（信号やレジスタ）１１１およびクロック信号名１１２と、それらを定義・参照しているＲＴＬのソースコード１１３が入力されると、調査対象変数１１１についての遅延サイクル数１２１を出力値１２０として出力する。 - 特許庁

An optical disk drive comprises means (11) for converting a pulse reproduction signal into a temporal discretized signal at a channel clock frequency, means (71) for suppressing a bright-line spectrum resulted from a pulse drive light-emission from a laser source in the temporal discretized signal, and means (72) for suppressing a high frequency component of the reproduction signal in the temporal discretized signal.例文帳に追加

パルス再生信号をチャネルクロック周波数で時間的離散化信号に変換する手段（１１）と、その時間的離散化信号中のレーザ光源のパルス駆動発光に由来する輝線スペクトルを抑圧する手段（７１）と、その時間的離散化信号中の再生信号の高調波成分を抑圧する手段（７２）とを有する光ディスクドライブとする。 - 特許庁

When it is detected that the door is opened and an opening detection switch SW1 is turned ON, an auxiliary power source V_0 inputs a pulse signal to the clock signal input terminal of the flip-flop circuit FF1, inputs a Low signal to a grounded data input terminal, and thus updates stored prescribed Hi data to Low data.例文帳に追加

補助電源Ｖ_0は、扉が開放されたことが検出されて開放検出スイッチＳＷ１がＯＮにされる場合、フリップフロップ回路ＦＦ１のクロック信号入力端子にパルス信号を入力し、接地されているデータ入力端子にＬｏｗ信号を入力することにより記憶された所定のＨｉのデータを、Ｌｏｗのデータに更新する。 - 特許庁

A clock input interface circuit 1 includes impedance matching/output voltage regulating resistances R11, R13, output voltage regulating resistances R12, R14, current stabilizing resistances R15, R16, an antireflection terminating resistance R17, DC level blocking capacitances C1, C2, RF bypass capacitances C3, C4, and current source transistors Q1, Q2.例文帳に追加

クロック入力インターフェース回路１は、インピーダンス整合・出力電圧調整抵抗Ｒ１１，Ｒ１３と、出力電圧調整抵抗Ｒ１２，Ｒ１４と、電流安定化抵抗Ｒ１５，Ｒ１６と、反射防止終端抵抗Ｒ１７と、ＤＣレベル阻止容量Ｃ１，Ｃ２と、ＲＦバイパス容量Ｃ３，Ｃ４と、電流源トランジスタＱ１，Ｑ２とから成る。 - 特許庁

The element substrate includes: a connection state output circuit for outputting a signal corresponding to a connection state of an input terminal of the logic power source or connection state of each input terminal of a recording signal, a clock signal, a drive signal and a latch signal; and a connection state output detector for outputting an output signal from the connection state output circuit.例文帳に追加

ロジック電源入力端子の接続状態、或いは記録信号、クロック信号、駆動信号、ラッチ信号の各入力端子の接続状態に応じた信号を出力する接続状態出力回路と、該接続状態出力回路からの出力信号を出力する接続状態出力探知とを有する素子基板。 - 特許庁

Outputs of phase decision input circuits 28_2 and 30_2 having input outputs of phase decision registers 18_1 and 18_2 in synchronism with an exchanging clock are input to first and second memory read-on generating circuits 34_1 and 34_2 as the source signal generating means for memory read enable signals of first and second memories 26_1 and 26_2.例文帳に追加

位相判定レジスタ１８＿１及び１８＿２の出力を、乗せ換えクロックに同期して取り込んだ位相判定取込回路２８＿２及び３０＿２の出力は、それぞれ、第１のメモリ２６＿１及び第２のメモリ２６＿２のメモリリードイネーブルの元信号生成手段である第１のメモリリードオン生成回路３４＿１及び第２のメモリリードオン生成回路３４＿２に入力される。 - 特許庁

This charge pumping circuit, using a MOSFET in a charge transfer device, is configured so as to control a gate voltage to a fixed level by a divided voltage between a first resistor connected to a source-gate of a MOSFET for charge transfer and a second resistor connected to a drain-gate and to supply a clock pulse for on-off controlling the gate through a capacitance.例文帳に追加

電荷転送素子にＭＯＳＦＥＴを用いたチャージポンプ回路において、電荷転送用ＭＯＳＦＥＴのソース−ゲートに接続した第１の抵抗とドレイン−ゲートに接続した第２の抵抗との分圧電圧によりゲートの電圧を一定レベルに制御し、ゲートをオン・オフ制御するクロックパルスを容量を介して供給するような構成とした。 - 特許庁

When a indication for revision is inputted (S12), environmental information on the voltage of a battery as the power source and peripheral temperature is obtained (S14) and when the environment meet certain conditions (S16), the clock frequency, communication speed, etc., are switched to values higher than usual (S18), so that the revision process is performed fast (S20).例文帳に追加

そこで、バージョンアップの指示が入力された場合（Ｓ１２）、電源であるバッテリの電圧や周辺温度などの環境情報を取得し（Ｓ１４）、環境が一定の条件を満足していれば（Ｓ１６）、クロック周波数や通信速度などを通常時よりも高い値に切り替えることにより（Ｓ１８）、バージョンアップ処理を高速に実行する（Ｓ２０）。 - 特許庁

A crystal oscillator includes: a tuning fork crystal vibrator; an oscillation circuit including a temperature compensation circuit for continuously correcting an oscillation frequency change caused by the temperature of the vibrator, in a time domain; and a plurality of PLL (Phase-Locked Loop) circuit outputting a high frequency clock signal with the output of the oscillation circuit as source oscillation.例文帳に追加

本発明の水晶発振器は、音叉型水晶振動体と、この振動体の温度による発振周波数の変化を、時間領域で連続的に補正するための温度補償回路を含んだ発振回路とを備え、この発振回路の出力を源振として高周波クロック信号を出力する、複数のＰＬＬ（フェイズロックループ）回路を備える。 - 特許庁

An AC signal supplied by the electromagnetic connection with an external device is rectified by a rectifying circuit, and the operating voltage of an internal circuit is formed in a power source circuit including a smoothing capacitor for smoothing it; and a pulse signal is formed by the AC signal, and its delay signal is supplied to the internal circuit as a clock signal to make it actuated.例文帳に追加

外部装置と電磁結合により供給された交流信号を整流回路で整流し、それを平滑する平滑コンデンサを含む電源回路で内部回路の動作電圧を形成し、上記交流信号によりパルス信号を形成し、その遅延信号をクロック信号として上記内部回路に供給して動作させる。 - 特許庁

Inverters 1, 2 supply a clock ck to master and slave side transmission gates 4, 8 without using a clocked inverter for data latching, and an NMOS transistor(TR) 5 and a PMOS TR 6 whose drain voltage/source voltage is inversely connected to that of a conventional CMOS circuit latch data when the transmission gates 4, 8 are open.例文帳に追加

データ保持のためのクロックド・インバータを用いずに、インバータ１，２によってマスタ側およびスレーブ側のトランスミッションゲート４，８にクロックｃｋを供給し、トランスミッションゲート４，８がオープンしたときのデータ保持を、通常のＣＭＯＳ回路とはドレイン電圧／ソース電圧が逆に接続されたＮＭＯＳのトランジスタ５とＰＭＯＳのトランジスタ６とで行うようにした。 - 特許庁

A large number of operation means to be operated at the closing of the power source keep the procedure of setting time counting values predetermined for setting the time counting value of a real time clock previously determined as a setting procedure more complicated than a performance setting procedure predetermined for setting the requirements for executing a special demonstration display (S923 and S925).例文帳に追加

電源投入時に操作すべき操作手段の数が多いことにより、リアルタイムクロックの計時値を設定するために予め定められた計時値設定手順が、特別のデモンストレーション表示の実行条件を設定するために予め定められた演出設定手順よりも複雑な設定手順に予め定められている（Ｓ９２３，Ｓ９２５）。 - 特許庁

The random number generation means is constituted of a frequency divider 19 for dividing a clock supplied by the oscillation source, a controller (main CPU 11) for selecting a division ratio by a result calculated from an optional numerical value irregularly supplied from the outside and supplying it to the frequency divider 19 and a random number counter 15 for counting frequency divider output 19.例文帳に追加

乱数生成手段は、発振源により供給されるクロックを分周する分周器１９と、外部から不定期に与えられる任意の数値から算出した結果で分周比を選択して分周器１９へ供給する制御装置（主ＣＰＵ１１）と、分周器出力１９をカウントする乱数カウンタ１５で構成される。 - 特許庁

This can be achieved by selecting one power source whose voltage is lower from among two power sources, by decreasing clock frequencies, by changing the threshold voltage of a transistor in the element through a voltage adjuster, by selecting one device connected with the lower power supply voltage from among two devices connected in parallel.例文帳に追加

これは、２つの電源の内、電圧が低い一方を選択することにより、クロック周波数を下げることにより、電圧調整器を介して素子内のトランジスタの閾値電圧を変更することにより、並列に接続された２つのデバイスの内、低い方の電源電圧に接続された一方を選択することによって達成することができる。 - 特許庁

An optical transmitter 1 installed in a first spot is provided with a GPS receiver 15, supplies a signal, in which the frequency of a reference clock outputted from the GPS receiver 15 is divided by a frequency divider 16, to a driving circuit 171 as a modulated signal and emits light 3 for measurement modulated by the modulated signal from a light source 172.例文帳に追加

第１の地点に設置される光送信装置１はＧＰＳ受信機１５を備え、該ＧＰＳ受信機１５から出力される基準クロックを分周器１６で分周した信号を変調信号として駆動回路１７１に供給し、光源１７２から前記変調信号により変調された測定用光３を放射する。 - 特許庁

To manufacture a SAW resonator with a frequency and a Q value considerably higher than those of a conventional resonator by using a crystal substrate and to provide a crystal SAW oscillator and a voltage-controlled type SAW oscillator (VCSO) providing an output signal with high quality even under a vibrating environment for a clock signal source in a gigabit system high speed wired communication market.例文帳に追加

本発明の課題は、水晶基板をもちいて従来より大幅に高周波数かつ高Ｑ値なＳＡＷ共振子を製作し、振動環境下においても高品質な出力信号を有する水晶ＳＡＷ発振器および電圧制御型ＳＡＷ発振器（ＶＣＳＯ）を、ギガビット系高速有線通信市場のクロック信号源として提供することである。 - 特許庁

This semiconductor integrated circuit is provided with a synchronous SRAM 1, a signal generating circuit 2A generating a chip selecting signal, a clock signal, and the like supplied to the synchronous SRAM 1, a voltage setting circuit 4 setting voltage of a system power source line 3, and a controller 5A controlling the signal generating circuit 2A and the voltage setting circuit 4.例文帳に追加

本発明の実施の形態による半導体集積回路は、同期式ＳＲＡＭ１と、同期式のＲＡＭ１に供給するチップ選択信号、クロック信号等を生成する信号生成回路２Ａと、システム電源線３の電圧設定を行う電圧設定回路４と、信号生成回路２Ａと電圧設定回路４とを制御するコントローラ５Ａとを備える。 - 特許庁

This dynamic latch is provided with a discharge part for parallel discharging a first output node in response to one and second output node signal in differential input signals and parallel discharging a second output node in response to the other and first output node signal in the differential input signals and a current source for sinking a current from the discharge part in response to a clock signal.例文帳に追加

差動入力信号中で一つと第２出力ノードの信号に応答して並列で第１出力ノードをディスチャージし、差動入力信号中で他の一つと第１出力ノードの信号に応答して並列で第２出力ノードをディスチャージするディスチャージ部と、クロック信号に応答して前記ディスチャージ部から電流をシンキングする電流源とを具備する。 - 特許庁

Provided are the signed product sum computing element, including the capacitor 326 holding a voltage for an input signal, switches connected to both the ends of the capacitors 326 respectively and operable with the signal clock to switch the capacitor polarities, and a power source 329 connected to both the ends of the capacitor 326 through one of the switches, and the analog matched filter including the same.例文帳に追加

入力信号に対する電圧を保持するキャパシタ３２６と、キャパシタ３２６の両端部にそれぞれ接続され、該キャパシタ極性を切り換えるよう信号クロックによって動作するスイッチと、該スイッチのうちのいずれかを介してキャパシタ３２６の両端部に接続されている電源３２９とを含んでなる符号付積和演算器およびこれを含むアナログマッチドフィルタを提供する。 - 特許庁

An ADC 230 included in a signal conversion circuit 20 samples an analog signal 303 which represents the intensity of a laser beam 302 emitted from a laser source 110 driven by a current superimposed with a high-frequency signal 305, and reflected by an optical disk 2 by means of a clock signal 306 whose frequency is substantially the same as that of the high-frequency signal 305 and converts the sampled analog signal into a digital signal 304.例文帳に追加

信号変換回路２０を構成するＡＤＣ２３０は、高周波信号３０５を重畳した電流によって駆動されるレーザ光源１１０から発振され、且つ光ディスク２で反射されたレーザ光３０２の光量を示すアナログ信号３０３を、高周波信号３０５と実質的に同一の周波数を有するクロック信号３０６を用いてサンプリングし、ディジタル信号３０４に変換する。 - 特許庁

A nonlinear limiter element NL 20 that limits an output amplitude symmetrically in both polarities is provided between an input and an output of an inverting amplifier (inverter amplifier) that is AC coupled with a clock pulse generating source and a current limit impedance Z21(Z22) is connected between a power terminal of the inverting amplifier and a power supply voltage bus (between a ground terminal and a ground voltage bus).例文帳に追加

本発明の特徴とするところは、クロックパルス発生源に交流結合されている反転形増幅器（インバータアンプ）の入出力用に、出力振幅を正負対称に振幅制限する非線形リミッタ素子を設けると共に、反転増幅器の電源側端子と電源電圧母線の間および接地側端子と接地電圧母線の間にそれぞれ限流インピーダンスを接続したことにある。 - 特許庁

A frequency recovery system synchronizes a data stream received, contains a first timing signal generator which receives the data stream, extracts timing information included in the data stream, and is structured for outputting a first timing signal based on the extracted timing information; a clock source for providing a second timing signal; and a data module for receiving the data stream to output the data stream at a requested speed.例文帳に追加

本発明による受信されたデータストリームを同期するための周波数回復システムは、データストリームを受信し、データストリーム内に含まれるタイミング情報を抽出し、抽出されたタイミング情報に基づいて第１のタイミング信号を出力するために構成された第１のタイミング信号発生器、第２のタイミング信号を提供するためのクロックソース、および、データストリームを受信し、そのデータストリームを要望される速度にて出力するためのデータモジュールを含む。 - 特許庁

This radio monitoring device comprises a microprocessor having an input port for reading the input contact information voltage inputted by a signal from a monitored system, a crystal oscillator for giving correct clock to the microprocessor, a control output relay controlled by a control program accumulated inside of the microprocessor, and a contact of the control output relay connected to a power source circuit of the radio monitoring device controlled by the control output relay.例文帳に追加

被監視システムからの信号によって入力された入力接点情報電圧を読み込むための入力ポートを持ったマイクロプロセッサと、該マイクロプロセッサに正確なクロックを与えるための水晶発振器と、前記マイクロプロセッサ内部に蓄積してある制御プログラムによって制御される制御出力リレーと、該制御出力リレーによって制御される無線監視装置に有する電源回路に接続された制御出力リレーの接点を備えたものである。 - 特許庁