「clock source」に関連した英語例文の一覧と使い方(5ページ目) - Weblio英語例文検索

Digital data and a clock signal generated by a digital signal source 2 are input into a DA conversion device 1.例文帳に追加

デジタル信号源２で生成されたデジタルデータ及びクロック信号がＤＡ変換装置１に入力される。 - 特許庁

To issue a correct time stamp using a clock which has an independent power source and can not be operated from the outside.例文帳に追加

独立電源を有し、外部から操作できない時計を用いながら、正しい時刻のタイムスタンプを発行する。 - 特許庁

The serial converter comprises a first device for outputting one or more of parallel data and a clock signal; an external clock source for generating the reference clock signal; and a serial converter unit for generating a serial clock signal, independently of the clock signal in synchronism with the reference clock signal to convert data transmitted in parallel from a first device so as to transmit the data as one piece of continuous serial data.例文帳に追加

一つ以上の並列データとクロック信号とを出力する第１装置と、基準クロック信号を発生する外部クロックソースと、基準クロック信号に同期し、クロック信号とは独立した直列クロック信号を生成して、第１装置から並列伝送されたデータを一つの連続した直列データとして伝送するように変換する直列変換器とを含む。 - 特許庁

The jitter generation circuit comprises at least one PMOS connected in parallel between a power source and the clock signal outputted from the clock signal generator, and at least one NMOS connected in parallel between the clock signal outputted from the clock signal generator and the ground.例文帳に追加

また、ジッタ生成回路は、電源とクロック信号発生器から出力されるクロック信号との間に並列に接続される少なくとも１つのＰＭＯＳと、クロック信号発生器から出力されるクロック信号とグランドとの間に並列に接続される少なくとも１つのＮＭＯＳとを備える。 - 特許庁

The clock signal generating portions count the clock of an internal self-propelled clock source 1-4, and input the low-level signal to reset terminals of flip-flop circuits 1-12 and 1-22 in a timing less than one cycle of the slave synchronization clock signal to make them forcibly output the low-level signal.例文帳に追加

クロック信号生成部は、内部自走クロック源１−４のクロックをカウントして従属同期クロック信号の１周期未満のタイミングでローレベル信号をフリップフロップ回路１−１２，１−２２のリセット端子に入力して強制的にローレベル信号を出力させる。 - 特許庁

In addition, since it is clear which signal source a clock synchronization element (flip-flop) to which clock is supplied from the logic circuit synchronizes with to operate, a clock tree with small clock skew and little power consumption is easily configured so that a circuit malfunction resulting from timing violation can be prevented.例文帳に追加

また、論理回路からクロックが供給されるクロック同期素子（フリップフロップ）が、どちらの信号源に同期して動作するかが分かるため、クロックスキューが小さく、消費電力が少ないクロックツリーを簡単に構成してタイミング違反による回路誤動作を防ぐことができる。 - 特許庁

The clock skew is adjusted by operating a phase shift circuit 7 to apply the clock skew between the clock input of the device 2A and the clock input of the data source 5 and a voltmeter 8 is used to read the DC offset of a data output caused by the device 2A.例文帳に追加

クロック・スキューの調整は、位相シフト回路７を操作して、装置２Ａのクロック入力とデータソース５のクロック入力との間にクロック・スキューを与え、電圧計８を用いて、装置２Ａによって生じるデータ出力のＤＣオフセットを読み取ることによって達成される。 - 特許庁

The power source supply means 4 changes the voltage value of a power source for powering the clock generating circuit 1 and the logical circuit 2, based on a control signal CNT from a power source control means 31.例文帳に追加

電源供給手段４は電源制御手段３１からの制御信号ＣＮＴに基づいて、クロック生成回路１及び論理回路２に供給する電源の電圧値を変化させる。 - 特許庁

Clock signals CK, video data signals R/G/B and source driver start pulse signals SPI are cascade-connected between first to eighth source dirvers in which eight source drivers LSI1 are cascade-connected.例文帳に追加

クロック信号ＣＫ、映像データ信号Ｒ・Ｇ・Ｂ、及びソースドライバ用スタートパルス信号ＳＰＩが、８個のソースドライバＬＳＩ１が縦続接続された第１〜第８ソースドライバ間でカスケード接続されている。 - 特許庁

To provide a DPPLL(digital processing phase lock loop) capable of restarting clock oscillation in a remarkably short time after restoring a power source at hitting of a power source by reducing time from the supply of power to the start of the clock oscillation.例文帳に追加

電源が投入されてからクロック発振を開始するまでの時間を短縮できるＤＰＰＬＬ回路、電源瞬断時における電源復旧後、ごく短時間でクロック発振を再開できるＤＰＰＬＬ回路を提供する。 - 特許庁

To provide a dual-processing unit with single clock source CPUs and I/O module having a safety timer crosscheck diagnostic to enable each CPU to verify the accuracy of the clock source of the other CPU.例文帳に追加

単一のクロックソースのＣＰＵとＩ／Ｏモジュールを有する二重処理装置であって、安全タイマクロスチェック診断を備え各ＣＰＵに他方のＣＰＵのクロックソースの精度を検証することを可能にする二重処理装置を提供する。 - 特許庁

If variation in power source potential V deviates from a permissible range, the supply of a clock of the microcomputer 13 is stopped, and when the variation in the power source potential V returns to the permissible range, supply of the clock signal to the microcomputer 13 is restarted.例文帳に追加

電源電位Ｖの変動が許容範囲を逸脱するとマイクロコンピュータ１３に対するクロックの供給を停止し、その電源電位Ｖの変動が許容範囲に戻るとマイクロコンピュータ１３に対するクロックの供給を再開する。 - 特許庁

This portable lighting system with a detachable clock is composed of a square pillar-shaped lighting system body 1 having a light source, a light source battery, and a circuit for lighting, on the inside; and a notch in a part of the surface; and a clock 21 capable of attaching to and detaching from the notch.例文帳に追加

内部に光源、その電源電池および点灯用回路を備え、表面の一部に切り欠き部を形成した角柱状の照明装置本体１と、その切り欠き部に着脱自在な時計２１とから構成される。 - 特許庁

This switching power source includes a microcomputer 1 which has a variable clock frequency and serves as a computing part operating in accordance with its clock, wherein the clock frequency of the microcomputer 1 is formed so as to operate as a switching frequency.例文帳に追加

本発明のスイッチング電源は、クロック周波数が可変可能でこのクロックに従って動作する演算処理部としてのマイコン１を有し、このマイコン１のクロック周波数をスイッチング周波数として動作するよう構成したものである。 - 特許庁

The semiconductor design support device 100 specifies: a clock distribution circuit which becomes an adjustment object of propagation delay time which clock signal propagates; and a noise cycle of a noise source which gives influence of cyclic noise to the clock distribution circuit.例文帳に追加

半導体設計支援装置１００は、クロック信号が伝播する伝播遅延時間の調整対象となるクロック分配回路と、クロック分配回路に周期的なノイズの影響を与えるノイズ源のノイズ周期を特定する。 - 特許庁

To provide a source clock regenerating circuit adopting the SRTS system on a receiver side in an ATM transmission network that is realized by a general-purpose circuit when a user clock and a network extract clock with an ultrahigh speed are adopted.例文帳に追加

本発明はＡＴＭ伝送網における受信側のＳＲＴＳ方式を用いたソースクロック再生回路に関し，超高速のユーザクロック及び網抽出クロックを採用した場合に汎用回路で実現することを目的とする。 - 特許庁

A control clock S1 is inputted to the gate of a pMOS Q5 connected between a power source and the output terminal of the INV1.例文帳に追加

制御クロックＳ１は、電源とＩＮＶ１の出力端間に接続されたｐＭＯＳ Ｑ５のゲートに入力される。 - 特許庁

A counter DPLCNT, whose maximum count value, n, is set, counts a source clock from the change point to the next change point.例文帳に追加

カウンタＤＰＬＣＮＴは、最大カウント値ｎが設定され、変化点から次の変化点までをソースクロックをカウントする。 - 特許庁

The forming part forms an image signal utilized for driving a light source in accordance with the corrected image clock.例文帳に追加

生成部は、補正された画像クロックにしたがって光源を駆動するために利用される画像信号を生成する。 - 特許庁

To simplify the constitution of a power source and to eliminate the generation of mechanical sound even when the clock display is performed while the system operation is stopped.例文帳に追加

電源構成を簡単化でき、システムの稼働停止中に時計表示させてもメカ音が発生しないようにする。 - 特許庁

Furthermore, the sync device 120 transmits the clock signal to the source device 110 as a differential signal via a pair of lines.例文帳に追加

また、シンク機器１２０は、クロック信号を、１対のラインを通じて、差動信号としてソース機器１１０に送信してくる。 - 特許庁

To provide a time switch for switching a power source of an electric appliance between ON and OFF states at a prescribed time by utilizing an alarm clock.例文帳に追加

目覚まし時計を利用して所定の時刻に電気器具の電源をＯＮ、ＯＦＦする時限スイッチを提供する。 - 特許庁

In an actual use time, the counter 4 counts oscillations of the AT quartz resonator 3 as a source of time counting for the real time clock.例文帳に追加

実使用時、カウンタ４は、ＡＴ水晶振動子３の発振をリアルタイムクロックを計時の源としてカウントする。 - 特許庁

This perturbed clock signal is provided to a digital pattern signal source (404), to generate a shifted digital signal pattern.例文帳に追加

この摂動クロック信号は、ディジタルパターン信号源へ供給されて（４０４）、シフトされたディジタル信号パターンが発生される。 - 特許庁

A standby part 20 is provided with a clock part 21, a history storage part 22 for storing the history of normal start time, a power source management part 23 for controlling a power source part 11, and the like.例文帳に追加

待機部２０は、時計部２１、通常起動時刻の履歴を記憶する履歴記憶部２２、電源部１１を制御する電源管理部２３などを有する。 - 特許庁

This good sleep/waking eye mask incorporates the light source in the eye mask, and the light source provides the good sleep and the comfortable waking by lighting a light and activating the brain before ringing an alarm clock.例文帳に追加

アイマスクに光源を内蔵し、その光源により安眠と目覚ましが鳴る前に光を照射する事により脳を活性化し、快い目覚めを支援する。 - 特許庁

By the switches 2A, 2B, the normal signal and its inverted signal from the input signal source 1 are distributed alternately by a clock signal from a signal source 3.例文帳に追加

さらに、この切り替えスイッチ２Ａ、２Ｂでは、入力信号源１からの正転及び反転の信号が、信号源３からのクロック信号によって交互に振り分けられる。 - 特許庁

The packet exchange network 21 is located between the oscillator 44 and a specified time source 31, and the time source 31 knows the clock time with specified accuracy.例文帳に追加

発振器４４と規定された時間源３１の間にパケット交換ネットワーク２１が位置しており、この時間源３１は規定された精度でクロック時間を知っている。 - 特許庁

To provide a spread spectrum clock generating circuit capable of providing a frequency modulation clock of a desired moderation degree even when the manufacturing variation, power source voltage, operation temperature, and operation frequency vary.例文帳に追加

製造バラツキ、電源電圧、使用温度、使用周波数が変化しても所望の変調度の周波数変調クロックを供給可能とするスプレッドスペクトラムクロック生成回路を提供する。 - 特許庁

When the current source is turned on, a clock that works freely on a clock tree distributed over the chip becomes effective, and the operation of a function logic inside the IC is prohibited.例文帳に追加

電流源をオンすることは、チップに亘って分布するクロック・ツリー上の自由動作するクロックを有効にし、集積回路内の機能ロジックの動作を禁止する、ことを具備する。 - 特許庁

At this time, a main side communication module 200 makes a clock source set in the module a reference clock, and makes data of each color of Y, M, C and K one serial signal by time division multiplexing.例文帳に追加

このとき、メイン側通信モジュール２００は、当該モジュールに設けられたクロック源を基準クロックとするとともに、ＹＭＣＫ各色のデータを時分割多重化し一のシリアル信号とする。 - 特許庁

In this case, the uppermost image transmitter 2-1 is used for a master clock supply source, which sequentially distributes the clock signal to the image transmitters 2-2, 2-3 and an image receiver 3.例文帳に追加

その際、最上流の画像送信装置２−１をマスタークロック供給源とし、これから画像送信装置２−２，２−３および画像受信装置３にクロックを順次分配する。 - 特許庁

Thus, just by changing the logic state of the signal Q2, the source clock signal CLK1 and the 1/2 frequency divided clock signal CLK(1/2) are selectively outputted from a logic circuit 5.例文帳に追加

従って、信号Ｑ２の論理状態を変えるだけで、論理回路５から原クロック信号ＣＬＫ１と１／２分周クロック信号ＣＬＫ（１／２）を選択的に出力させることができる。 - 特許庁

To obtain a semiconductor integrated circuit device incorporating a clock source in which a ceramic oscillator is formed of piezoelectric ceramics and a clock is supplied to a semiconductor integrated circuit element from a ceramic package itself.例文帳に追加

クロック源内蔵型半導体集積回路デバイスにおいて、圧電体セラミックス化してセラミック振動子を形成し、半導体集積回路素子にセラミックパッケージ自身からクロック供給する。 - 特許庁

At the timing that the logic level of the latch strobe signal LS changes from the high level to a low level, the output of the clock pulse of a source clock signal SCK for performing the capture of the data is stopped.例文帳に追加

ラッチストローブ信号ＬＳの論理レベルがハイレベルからローレベルに変化するタイミングでは、データの取り込みを行うためのソースクロック信号ＳＣＫのクロックパルスの出力を停止させる。 - 特許庁

The frequency of a clock signal supplied from a clock control circuit 7 to a CPU 8 and a voltage supplied from a power source 6 to the CPU 8 are controlled based upon the prediction result.例文帳に追加

そして、その予測結果を基に、クロック制御回路７からＣＰＵ８に供給するクロック信号の周波数、電源６からＣＰＵ８に供給する電圧を制御する。 - 特許庁

Since the transmission path length of the clock whose source is the frequency signal of the exclusive crystal oscillator may be short compared to the transmission path length of the clock whose source is the frequency signal of an oscillation part inside the decoder, the influence on the clock, of high frequency noise inside the electronic equipment is reduced, and the amount of jitters generated in the pixel clock to be transmitted to the external equipment is reduced.例文帳に追加

デコーダ内の発振部の周波数信号をソースとするクロックの伝送路長に比較して専用の水晶発振器の周波数信号をソースとするクロックの伝送路長は短くて済むことで、電子機器内での高周波ノイズによるクロックへの影響が低減され、外部の機器に伝送されるピクセルクロックに発生するジッタの量を低減できる。 - 特許庁

Moreover, there are provided a first abnormality detection part D1 for monitoring the second clock signal CL2 by using the power from the first power source W1 and a second abnormality detection part D2 for monitoring the first clock signal CL1 by using the power from the second power source W2.例文帳に追加

第１電源Ｗ１の電力を用いて、第２クロック信号ＣＬ２を監視する第１異常検出部Ｄ１と、第２電源Ｗ２の電力を用いて、第１クロック信号を監視する第２異常検出部Ｄ２とを備える。 - 特許庁

This display includes: a number of source drivers; and a timing controller to generate a number of output clock signals respectively matching those source drivers to supply data signals respectively to them in synchronizing with the output clock signals.例文帳に追加

ディスプレイ装置は、複数のソース駆動器、そして複数のソース駆動器に各々対応する複数の出力クロック信号を生成し、複数の出力クロック信号に同期して複数のソース駆動器に各々データ信号を供給するタイミングコントローラを含む。 - 特許庁

A sending circuit 15 supplies an operation clock signal C1 to a control circuit 10 and supplies the operation clock signal C1 also to a communication driver 13, and is operated by an operation power source voltage VDD supplied from a power source circuit 12.例文帳に追加

発信回路１５は、制御回路１０に動作クロック信号Ｃ１を供給するとともに、通信ドライバ１３にも動作クロック信号Ｃ１を供給し、電源回路１２から供給される動作電源電圧ＶＤＤによって動作する。 - 特許庁

In the display device, for the period T30 between a STATE 0 and a STATE 1, unwanted source clocks SCK are sent out by fixing the potential of the source clocks SCK while making a source clock sending signal CLKON "zero (inactive)".例文帳に追加

ＳＴＡＴＥ０およびＳＴＡＴＥ１の期間Ｔ３０は、ソースクロック送出信号ＣＬＫＯＮを「０（非アクティブ）」として、ソースクロックＳＣＫの電位を固定し、不要なソースクロックＳＣＫを送出しないようにする。 - 特許庁

When the oscillation stop command of a clock signal is received from a CPU 11, the generation of an illegal stop processing is detected and an interruption signal is outputted to the CPU 11 with respect to a clock oscillation source oscillating the clock signal that a change-over switch 19 selects.例文帳に追加

切換スイッチ１９が選択しているクロック信号を発振するクロック発振源に対して、ＣＰＵ１１からクロック信号の発振停止指令を受けると、不正な停止処理の発生を検出して割込信号をＣＰＵ１１に出力する。 - 特許庁

A timing extraction is not carried out by a clock data recovery circuit independently in each parallel data channel, and a plurality of parallel data signals produced from the same clock source are subjected to a re-timing process by use of a frame synchronizing system on the basis of a single clock signal extracted by using the clock data recovery circuit from a data signal.例文帳に追加

並列データチャネル毎に独立にクロックデータリカバリー回路によるタイミング抽出を行わず、同一クロック源から生成される複数の並列データ信号を、データ信号からクロックデータリカバリー回路を用いて抽出した単一のクロック信号を基準に、フレーム同期方式を用いてリタイミング処理する。 - 特許庁

A clock isolation function separates a card edge side port of a PCI Express bridge chip 13 and an optical cable side port as domains operating separate clocks, and a clock (first clock) used in the optical cable side port is supplied from a clock source 14 on a PCI Express/optical cable conversion board 10.例文帳に追加

クロックアイソレーション機能によりＰＣＩ Ｅｘｐｒｅｓｓブリッジチップ１３のカードエッジ側ポートと光ケーブル側ポートとを別々のクロックで動作する領域として分離し、光ケーブル側ポートで用いるクロック（第１のクロック）を、ＰＣＩ Ｅｘｐｒｅｓｓ／光ケーブル変換ボード１０上のクロック源１４から供給する。 - 特許庁

A body control device 10 is provided with a second clocking means 15 to clock based on the frequency of an ACD source AC for a commercial use.例文帳に追加

本体制御装置10には、商用交流電源ACの周波数に基づいて計時をなす第二計時手段15を備える。 - 特許庁