「clock stop」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

A microcomputer 61 carries out control so as to stop humidification operation of the humidifier 1 when a "two hour timer" is set by operation of an off timer switch 65, off timer operation is started at, for example, ten o`clock PM, and a water empty state is detected by a water empty detecting device 69 at around eleven o`clock PM before passage of two hours.例文帳に追加

切タイマースイッチ６５の操作で「２時間タイマー」を設定し、例えば午後１０時００分に切タイマー運転が開始して、２時間経過前の午後１１時頃に渇水検出装置６９が渇水を検出すると、マイコン６１は加湿器１の加湿運転を停止させるように制御する。 - 特許庁

To provide an electronic clock capable of determining the pointer position without increasing circuits during a period from stop of internal circuits of an electronic clock caused by lowering of a supply voltage to operation reset by charging, realizing arrangement of a generating set and the pointer position having excellent charging efficiency, and using effectively the capacity of a secondary battery.例文帳に追加

電源電圧の低下による電子時計の内部回路の停止から充電による動作復帰にかけて、回路を増加させることなく指針位置を決定し、充電効率の良い発電装置と指針位置の配置を実現し、２次電池の容量を有効に使用する電子時計を提供すること。 - 特許庁

When the PCI clock 112 is supplied, a drive signal for outputting circuit 124 outputs an operation signal to a cooling fan drive circuit 122, and when the PCI clock 112 is stopped, the drive signal outputting circuit 124 outputs a stop signal to the cooling fan drive circuit 122.例文帳に追加

駆動信号出力回路１２４はＰＣＩクロック１１２が供給されると作動信号を冷却ファン駆動回路１２２へ出力し、ＰＣＩクロック１１２が停止されると停止信号を冷却ファン駆動回路１２２へ出力する。 - 特許庁

In a first power-down mode, the OUT-transfer transmitter circuit 22 is set to the power-down mode, and the clock-transfer transmitter circuit 24 is set to the power-down mode to stop a system clock signal of a target-side data transfer control device 30.例文帳に追加

第１のパワーダウンモードでは、ＯＵＴ転送用トランスミッタ回路２２をパワーダウンモードに設定すると共にクロック転送用トランスミッタ回路２４をパワーダウンモードに設定してターゲット側データ転送制御装置３０のシステムクロックを停止させる。 - 特許庁

When the standby mode is set by a mode signal MD coming from the CPU 50, FFs 12, 25 are reset to stop a high-speed clock source 13 while low-speed clocks LCK are selected by a selection signal SL and supplied to the CPU 50 as clock signals CLK.例文帳に追加

ＣＰＵ５０からのモード信号ＭＤで待機モードが設定されると、ＦＦ１２，２５がリセットされ、高速クロック源１３が停止されると共に、選択信号ＳＬで低速クロックＬＣＫが選択されてクロック信号ＣＬＫとしてＣＰＵ５０に供給される。 - 特許庁

At the time of transfer to an energy saving mode, the AND gate 105 provided between the oscillator 101 and the MAC 104 is controlled by the clock stopping signal 106 from the MCA 104 to stop the supply of the clock of 125 MHz to the MAC 104 from the oscillator 101.例文帳に追加

省エネ移行時、ＭＣＡ１０４からのクロック停止信号１０６により、発振器１０１とＭＡＣ１０４との間に設けられるＡＮＤゲート１０５を制御して、発振器１０１から１２５ＭＨｚのクロックのＭＡＣ１０４への供給を停止する。 - 特許庁

An instantaneous power failure detection means 4 starts clock count operation in response to the voltage drop detection signal Sd, generates an instantaneous power failure detection signal Si when the clock count value reaches a predetermined value, and resets the count operation when the function stop signal Sr is inputted before reaching the predetermined value.例文帳に追加

瞬停検出手段４は電圧低下検出信号Ｓｄに応答してクロックカウント動作を開始し、クロックカウント値が所定値に達すると瞬停検出信号Ｓｉを生成し、所定値に達するまでに機能停止信号Ｓｒが入力されるとカウント動作をリセットする。 - 特許庁

When a source signal SE is switched from '0' to '1', for example, this is detected by a transition detecting means 11, and synchronously with rise of a clock signal CK1, a clock stop control signal ST1 is turned into '1' by a control signal generating means 13.例文帳に追加

原信号ＳＥを例えば“０”から“１”に切り替えると、これが遷移検出手段１１で検出され、制御信号生成手段１３により、クロック信号ＣＫ１の立ち上がりに同期してクロック停止制御信号ＳＴ１が“１”になる。 - 特許庁

When the reception electric field strength from a mobile radio communication base station is measured via the antenna 2, the control part 5 controls a display control part 6 so as to stop the supply of the clock signal to the display part 7 in order to prevent the generation of the multiplying wave of the clock signal in the neighborhood of the display part 7.例文帳に追加

また、制御部５は、アンテナ２を介して移動無線通信基地局からの受信電界強度を測定する際は、表示部７の近傍でクロック信号の逓倍波が発生することを防ぐために、表示制御部６を制御して表示部７へのクロック信号の供給を停止させる。 - 特許庁

To provide a clock generation circuit capable of avoiding a long-term stop of clock output without adding a circuit for oscillating an auxiliary oscillator and normally operating a circuit in a subsequent stage even in the event of a short-period lock releasing of a PPL circuit.例文帳に追加

予備の発振子を発振させる回路を追加することなく、クロック出力の長期間の停止を回避できると共に、ＰＬＬ回路の短期間のロック外れが発生しても、後段の回路の正常な動作を図れるクロック発生回路を提供する。 - 特許庁

Further, the server rack system detects the deletion or operation stop of the server or the addition or operation restart of the server, and when detecting the deletion or operation stop of the server or the addition or operation restart of the server, resets the CPU clock frequencies of the plurality of servers and changes the CPU clock frequencies to be frequencies successively shifted in each predetermined shift width.例文帳に追加

また、サーバの削除又は動作停止、又は、サーバの追加又は動作再開を検出し、サーバの削除又は動作停止、又は、前記サーバの追加又は動作再開が検出された時には、複数のサーバのＣＰＵクロック周波数の再設定を行い、複数のサーバのＣＰＵクロック周波数が順に所定シフト幅づつずらした周波数となるように変更する。 - 特許庁

The microcomputer 14 stores, in an SRAM 13, the time data in the clock IC 12 immediately before the stop of the engine, and calculates the soak time by using a difference between the time data at the previous engine stop stored in the SRAM 13 and the time data in the clock IC 12 at that time when the start of the engine is judged to be completed after the engine start.例文帳に追加

マイコン１４は、エンジン停止直前における時計ＩＣ１２の時刻データをＳＲＡＭ１３に記憶すると共に、起動後エンジン始動が完了したと判定された時に、ＳＲＡＭ１３に記憶されている前回エンジン停止時の時刻データとその時の時計ＩＣ１２の時刻データとの差からソーク時間を算出する。 - 特許庁

The change is realized by setting up the start and stop duty cycles for forming a ratio for determining a pair of clock frequency bands for changing a PWM signal to respectively different values and setting up the parameters of new start and stop duty cycles.例文帳に追加

これは、ＰＷＭ信号を変更するための１組のクロック周波数を決定する比を形成する開始デューティサイクルと停止デューティサイクルとを異なるものにし、新しい開始デューティサイクルおよび停止デューティサイクルのパラメータを設けることにより、実現される。 - 特許庁

When at least one of the supply and stop of the input source voltage, the supply and stop of the given clock, and the input of a display-OFF control signal is performed, residual electric charges of a circuit part to which at least one of the 1st and Nth potential (VH, VL) is supplied are discharged.例文帳に追加

入力電源電圧の供給停止、所与のクロックの供給停止あるいは表示オフ制御信号の入力の少なくとも１つがなされた場合に、第１、第Ｎ電位（ＶＨ、ＶＬ）の少なくとも一方により電位が供給される回路部分の残留電荷を放電させる。 - 特許庁

In the next content reproduction, a state that a date indicated by the inner clock is advanced (newer) from the stored reproduction stop date is confirmed and the content key is decrypted on the basis of the reproduction stop date to acquire the content key and decode the content.例文帳に追加

次回のコンテンツ再生時には、内部時計が示す日時が記憶されている再生停止日時よりも進んでいる（新しい）ことを確認し、再生停止日時によってコンテンツキーを復号することでコンテンツキーを取得し、コンテンツの復号を行う。 - 特許庁

A printing data stop control unit controls a printing data transmission unit to temporarily stop the transmission of the data S1, SP and a clock CLK based on a switching signal CH that determines a timing to turn on/off a switch circuit located on the recording head side, and also, determines a timing to switch among the driving pulses DP1 to DP4.例文帳に追加

記録ヘッド側のスイッチ回路をオンオフさせるタイミングを決めるとともに、駆動パルスＤＰ１〜ＤＰ４の切り替えタイミングを決めるスイッチ信号ＣＨに基づいて、印字データ停止制御部は、印字データ転送部によるデータＳＩ，ＳＰ及びクロックＣＬＫの転送を一時停止させる。 - 特許庁

An MMR 1 is provided with a Stop 17 switch and a CPU 16 broadcasts to a serial transmission line 4 a transmit signal including operation bits with an inverse contact signal which is turned ON when the Stop switch is opened and clock bits obtained by integrating the number of clocks of a transmitter 15 by monitor cycles.例文帳に追加

ＭＭＲ１にＳｔｏｐ１７スイッチを設け、ＣＰＵ１６がＳｔｏｐスイッチの開放時にＯＮとなる逆接点信号を稼動ビットと、また発信機１５のクロック数を監視周期毎に積算したクロックビットとを含む送信信号をシリアル伝送線４にブロードキャストする。 - 特許庁

To reduce power consumption by separating the image processing ASIC of a color copying machine into blocks, that is, a color processing section and a black/white processing section and controlling the stop of power application (stop of clock supply) to the color processing section in the case of a black/white copy mode.例文帳に追加

カラー複写機の画像処理ＡＳＩＣをカラー処理部、白黒処理部にブロック分けして白黒コピーモード時はカラー処理部への通電を止める（クロック供給を止める）ような制御を行い消費電力低減を行う。 - 特許庁

A receiver 2 of the clock abnormality detection system periodically reads in a signal received from a transmitter 1 by serial communication (start-stop synchronization), and when the bit value read in immediately after a delimiter of each bit differs from that read in immediately before the next delimiter, a clock abnormality detector 23 determines it as clock abnormality, and outputs a warning.例文帳に追加

クロック異常検知システムの受信機２は、送信機１から送信されたシリアル通信（調歩同期）で受信した信号を周期的に読み込み、各ビットの区切りの直後に読み込んだビット値がその次の区切りの直前に読み込んだビット値と異なる場合、クロック異常検知装置２３はクロック異常と判定して警報を出力する。 - 特許庁

When limit operation of the limiter circuit 60 is detected, the limit operation detecting circuit 70 activates a stop signal STX and stops generation of a clock of the clock supply circuit 50, when limit operation is not detected and a write signal WRX for the nonvolatile memory device is active, the circuit 70 permits generation of the clock.例文帳に追加

リミット動作検出回路７０は、リミッタ回路６０のリミット動作が検出された場合に、停止信号ＳＴＸをアクティブにしてクロック供給回路５０のクロック生成を停止し、リミット動作が検出されず且つ不揮発性メモリ装置への書き込み信号ＷＲＸがアクティブの場合は、クロック生成を許可する。 - 特許庁

When the switch SW2 is switched, an operation clock of a CPU 40 is switched to a sub clock to be generated from an on-chip oscillator 30 from a main clock to be generated from an oscillation circuit 28, and when the switch SW1 is switched, the connection between the oscillating unit 20 and an oscillator 26 is interrupted to stop the operation of the oscillation circuit 28.例文帳に追加

ＳＷ２が切り換えられると、ＣＰＵ４０の動作クロックが、発振回路２８が生成するメインクロックからオンチップオシレータ３０が生成するサブクロックに切り換えられ、スイッチＳＷ１が切り換えられると、発振部２０と振動子２６との接続が遮断され、発振回路２８が動作を停止する。 - 特許庁

Furthermore, in the came of changing the frequency, a flip-flop 15 of a system clock stop circuit 14 is reset to allow an OR gate 16 to supply a system clock to a frequency revision circuit 9, and a discrimination section 11 uses an operation end signal to set the flip-flop 15 so as to interrupts transmission of the system clock to the frequency revision circuit 9.例文帳に追加

また、周波数を変更しようとするときにシステムクロック停止回路１４のフリップフロップ１５をリセットし、オアゲート１６から周波数変更回路９にシステムクロックを供給し、判定部１１からの動作終了信号によってフリップフロップ１５をセットして、システムクロックの周波数変更回路９への伝達を遮断する。 - 特許庁

A function block 11 inputs a state detection signal that detects an operational state and non-operational state to a clock controlling part 15, and the part 15 supplies a clock signal to operate the block 11 when the state detection signal is active and stops supplying the clock signal to stop the block 11 when the state detection signal is inactive.例文帳に追加

機能ブロック１１は、動作状態および非動作状態を検出する状態検出信号をクロック制御部１５に入力し、前記クロック制御部１５は、前記状態検出信号が動作状態であればクロック信号の供給を行って前記機能ブロック１１を動作させ、前記状態検出信号が非動作状態であればクロック信号の供給を停止して前記機能ブロック１１を停止させること。 - 特許庁

The semiconductor integrated circuit includes a plurality of function blocks which start operating when corresponding command signals are asserted and stop operating when negated, a clock generating circuit which generates a clock signal, and a clock control circuit which starts supplying a clock signal once the corresponding command signals are asserted and stops supplying the clock signal once negated.例文帳に追加

半導体集積回路は、夫々対応するコマンド信号がアサートされると動作を開始しネゲートされると動作を停止する複数の機能ブロックと、クロック信号を生成するクロック生成回路と、該複数の機能ブロックに対して、該夫々対応するコマンド信号のアサート状態に応答して該クロック信号の供給を開始すると共にネゲート状態に応答して該クロック信号の供給を停止するクロック制御回路を含む。 - 特許庁

An HDD 1 executes restoration processing from a sleep mode (clock stop) with a control signal independent from clocks from the host 51 as a trigger.例文帳に追加

本発明の一形態であるＨＤＤは、ホストからのクロックに拠らない制御信号をトリガとして、スリープ・モード（クロック停止）からの復帰処理を実行する。 - 特許庁

When a stop signal 6 is deasserted, the oscillation circuit 1 generates a clock signal at a frequency in response to a voltage received from the voltage generating circuit 7.例文帳に追加

発振回路１は停止信号６がデアサートされた際には電圧発生回路７からの入力電圧に応じた周波数でクロックを発生させる。 - 特許庁

To provide a semiconductor device that eliminates the occurrence of an erroneous comparison result just after power-down control in programmable impedance control circuit so as to attain the power-down control by a stop clock.例文帳に追加

プログラマブル・インピーダンス制御回路において、パワーダウン制御の解除直後において誤った比較結果が生ずることを解消して、ストップクロックによるパワーダウン制御を可能とした半導体装置を提供する。 - 特許庁

When a sensor or an MPU becomes abnormal, frequencies of a clock to be supplied to a peripheral circuit are lowered, and power supply to the peripheral circuit is made to stop.例文帳に追加

センサやＭＰＵが異常になったときに、周辺回路に供給するクロックの周波数を下げ、また周辺回路への電力供給を停止するようにした。 - 特許庁

To reduce oscillation start time when an oscillation circuit returns from a STOP mode to a normal operation mode and to supply a stable clock to the inside of an LSI.例文帳に追加

発振回路がＳＴＯＰモードから通常動作モードに復帰する際の発振開始時間を短縮し、安定したクロックをＬＳＩ内部に供給する。 - 特許庁

A refresh counter 211 generates a refresh count signal COUNT for denoting a result of the count of a basic clock CLK, and stops the count when the refresh count stop signal RCSTOP is active.例文帳に追加

リフレッシュカウンタ２１１は、基本クロックＣＬＫの計数結果を示すリフレッシュカウント信号ＣＯＵＮＴを生成し、上記リフレッシュカウント停止信号ＲＣＳＴＯＰのアクティブ期間中は計数を停止する。 - 特許庁

Since a voltage controlled oscillation circuit (VCO) is not required, the oscillation stabilization waiting time of a reference quick oscillation circuit is made unnecessary, and the start/stop of oscillation operation of each clock multiplication circuit can be linearly controlled by an oscillation control signal.例文帳に追加

また、電圧制御発振回路（ＶＣＯ）を必要としないため基準高速発振回路の発振安定待ち時間が不必要であり、クロック逓倍回路の発振動作開始・停止が発振制御信号によりリニアに制御できる。 - 特許庁

To provide a microcontroller that attains both reduced power consumption by the stop of an internal clock in a sleep mode and efficient processing by a split operation, without disrupting a bus arbitration operation.例文帳に追加

マイクロコントローラにおいて、バス調停動作を破綻させることなく、スリープモード時の内部クロックの停止による消費電力の低減と、スプリット動作による処理の効率化を両立させる。 - 特許庁

To provide an electronic control system reduced in mounting area and low in cost capable of detecting the stop of a clock to a signal processing semiconductor device without requiring an external monitoring device.例文帳に追加

外部監視デバイスが不要で、信号処理用半導体装置へのクロックの停止を検出でき、実装面積が小さく、コストが低い電子制御システムを提供する。 - 特許庁

To provide a microcomputer with a built-in PLL, having a simple structure and a small exclusive circuit area, being capable of stopping input of a clock signal from an external oscillation circuit when detecting stop of the external oscillation circuit.例文帳に追加

簡単な構成でかつ小さな専有回路面積で、外部発振回路の停止を検出した際、外部発振回路からのクロック信号の入力を停止させることが可能なＰＬＬ内蔵マイクロコンピュータを得ること。 - 特許庁

Then, the radio machine A1 transmits the authentication signal (2), receives an authentication response signal (1), stops the oscillation of the high-speed clock generation means 4, operates a stop means 7 and stops its operation.例文帳に追加

その後、無線機Ａ１は認証信号（２）を送信し、認証応答信号（１）を受信し、高速クロック生成手段４の発振を停止させ、停止手段７を動作させて、無線機Ａ１の動作を停止させる。 - 特許庁

At this time, the clock generation part 14 enters the closure state and then a circuit in the package is reset to stop the function of the package, i.e., close the package.例文帳に追加

その際、クロック発生部１４が閉塞状態になることより、パッケージ内の回路はリセット状態となりパッケージの機能が停止、すなわちパッケージが閉塞した状態となる。 - 特許庁

To prevent the stop of transmission and reception control particularly when the oscillation of transmission and reception clock from a modem stops about an HDLC(high-level data link control protocol) controller for transmitting and receiving data through the modem.例文帳に追加

本発明は、モデムを介してデータの送受信を行うＨＤＬＣコントローラに関し、特にモデムからの送受信クロックが発振停止したときに送受信制御の停止を防止することをねらいとする。 - 特許庁

To provide a memory wait control circuit for improving the operating speed of a processor by shortening a passage from instruction decoding to a clock stop signal in circuit-wire.例文帳に追加

命令解読からクロック停止信号に至る経路を回路的に短縮し、ひいてはプロセッサの動作速度向上を可能にするメモリウェイト制御回路を提供することを目的とする。 - 特許庁

When a control circuit 5A detects that a valid data transmission signal Treq is '1', a transfer circuit A5 masks a clock signal clk and makes flip flops F3 and F2 constituting a transfer means to stop states.例文帳に追加

転送回路Ａ５は、その制御回路５Ａが有効データ送信信号Ｔreqが‘１’であることを検出したときに、クロック信号clkをマスクして、転送手段を構成するフリップフロップＦ３,Ｆ２を停止状態にする。 - 特許庁

The microcontroller has a bus arbitration block 6A comprising holding circuits 66_1 and 66_2 for holding split signals SPL3 and SPL5 from a slave block 3 and a stop control block 5 even while an internal clock CLK2 is stopped.例文帳に追加

内部クロックＣＬＫ２が停止しているときにでも、スレーブブロック３や停止制御ブロック５からのスプリット信号ＳＰＬ３，ＳＰＬ５を保持する保持回路６６_１，６６_２を備えたバス調停ブロック６Ａを設ける。 - 特許庁

Also, when the pausing status rush signal SL is changed to the L level, the control signal IS is changed to the H level, and the clock stop signal STP is changed to the L level after the lapse of the td time.例文帳に追加

また、休止状態突入信号ＳＬがＬレベルに変化したときに制御信号ＩＳをＨレベルに変化させ、そのｔｄ時間経過後にクロック停止信号ＳＴＰをＬレベルに変化させる。 - 特許庁

A control circuit block CNTA supplies a clock signal CLK to the logic circuit block CB1 in a stop state first to make a flip-flop FF1 operate.例文帳に追加

制御回路ブロックＣＮＴＡは、まず停止している状態の論理回路ブロックＣＢ１にクロック信号ＣＬＫを供給し、フリップフロップＦＦ１を動作させる。 - 特許庁

A control circuit 12 controls switching between an operation mode and a stop mode of a sensor 11, and operates by a clock signal CLK outputted from an oscillation circuit 13.例文帳に追加

制御回路１２は、センサ部１１の動作モードおよび停止モードの切替を制御するものであり、発振回路１３から出力されるクロック信号ＣＬＫによって動作する。 - 特許庁

To provide an image forming apparatus that can reduce power consumption in a manner to stop supplying of a clock to an encryption processing circuit depending on a condition of network communication.例文帳に追加

ネットワーク通信状態に応じて暗号化処理回路へのクロックの供給を停止することで消費電力低下を図る画像形成装置を提供すること。 - 特許庁

To stop supply of a clock to a second computation means, in an information-processing device, when the start-up processing of the second computation means is completed during operation of a first computation means.例文帳に追加

情報処理装置において、第１の演算手段の起動中で第２の演算手段の起動処理が完了している間に、第２の演算手段に対してクロックの供給を停止すること。 - 特許庁