「code bits」に関連した英語例文の一覧と使い方(8ページ目) - Weblio英語例文検索

A data conversion apparatus is provided with a first data converter for reducing the number of bits of an input signal, a second data converter for converting a format of the first output signal, and a third data converter for converting into a code which corresponds to the history of an output of the second data converter.例文帳に追加

入力信号のビット数を低減する第1のデータ換器と，前記第１の出力信号のフォーマットを変換する第2のデータ変換器と，前記第2のデータ変換器出力の履歴に応じた符号に変換する第3のデータ変換器を有する，データ変換装置を提供する。 - 特許庁

On the other hand, the receiver side device applies error correction decoding processing to each PID inserted to each header of each TS packet in the received transport stream based on the error correction code added to the excess bits to reproduce the PID.例文帳に追加

一方受信側の装置においては、受信トランスポート・ストリームの各ＴＳパケットごとに、ヘッダに挿入されているＰＩＤに対し、その余剰ビットに付加されている誤り訂正符号を基に誤り訂正復号処理を行って、ＰＩＤを再生するようにしたものである。 - 特許庁

The multiplexer 12 multiplexes the received video signal and a data signal into a 16-bits video signal, a coding section 13 replaces a predetermined TS of the multiplexed video signal with a K28.5 (comma code), applies 8B/10B conversion (channel coding), and supplies the resulting video signal to a P/S conversion section 14.例文帳に追加

マルチプレクサ１２は、供給された映像信号とデータ信号を16bitsの映像信号に多重化し、符号化部１３は、多重化した映像信号の予め定められたＴＳをK28.5（コンマ符号）に置き換え、8B/10B変換（チャンネルコーディング）し、その映像信号をＰ／Ｓ変換部１４に供給する。 - 特許庁

The data conversion apparatus is provided with a first data converter for reducing the number of bits of an input signal, a second data converter for converting the format of the first output signal, and a third data converter for conversion into a code which corresponds to the history of the output from the second data converter.例文帳に追加

入力信号のビット数を低減する第1のデータ換器と，前記第１の出力信号のフォーマットを変換する第2のデータ変換器と，前記第2のデータ変換器出力の履歴に応じた符号に変換する第3のデータ変換器を有する，データ変換装置を提供する。 - 特許庁

This microprocessor obtains a value of an object instance variable not by accessing a register file 6 but accessing a memory 7 when the specified bits MSB of register specification fields 4b, 4c of an instruction code take prescribed values and a mode register 1 indicates an object program execution mode.例文帳に追加

本発明は、命令コードのレジスタ指定フィールド４ｂ，４ｃの特定のビットＭＳＢが所定の値になり、かつモードレジスタ１がオブジェクトプログラム実行モードを示している場合に、レジスタファイル６ではなく、メモリ７をアクセスして、オブジェクトインスタンス変数の値を得るマイクロプロセッサである。 - 特許庁

A transmitter includes a plurality of encoders configured to receive source bit streams from (m) information sources, each of the plurality of encoders including identical (n, k) low-density parity check (LDPC) codes of code rate r=k/n, where (k) is a number of information bits and (n) is codeword length.例文帳に追加

送信機は、ｍ個の情報源からソースビットストリームを受信するように構成された複数の符号化器を含み、複数の符号化器のそれぞれは、ｋが情報ビットの数、ｎが符号語長であるとして、符号化率ｒ＝ｋ／ｎの同一の（ｎ，ｋ）低密度パリティチェック（ＬＤＰＣ）符号を含む。 - 特許庁

Changing an outer parity number added to audio data in response to a ratio of a frame frequency (e.g. 24 Hz or 30 Hz) of a video signal can keep the outer code length the same so as to make the sampling frequency and number of bits of audio data to be recorded/reproduced identical without the need for converting the sampling frequency.例文帳に追加

映像信号のフレーム周波数（例えば、２４Hzや３０Hz）の比率に応じて、音声データに付加するアウタパリティ数を変えることで、外符号長を同一とし、サンプリング周波数を変換することなく、記録再生する音声データのサンプリング周波数やビット数を同一とする。 - 特許庁

At least one code is applied to an information bit of each level in a designated subset among all level sets, the information bit with respect to the level in the designated subset is coded and information bits with respect to levels in subsets that are not designated are not coded.例文帳に追加

レベルの全セットのうち指定されたサブセットにおける各レベルの情報ビットの部分に少なくとも１つの符号を適用し、指定されたサブセットにおけるレベルに対する情報ビットの部分は符号化され、指定されないサブセットにおけるレベルに対する情報ビットの部分は符号化されない。 - 特許庁

This data conversion apparatus includes a first data converter for reducing the number of bits of an input signal, a second data converter for converting the format of the first output signal, and a third data converter for conversion into a code which corresponds to the history of the output from the second data converter.例文帳に追加

入力信号のビット数を低減する第1のデータ換器と，前記第１の出力信号のフォーマットを変換する第2のデータ変換器と，前記第2のデータ変換器出力の履歴に応じた符号に変換する第3のデータ変換器を有する，データ変換装置を提供する。 - 特許庁

When data written to a memory device 3100 contains a particular pattern, the particular pattern is converted into reduced noise data having a smaller number of bits to be reversed (3034), and the data converted is output to a memory device 3100, together with a code (3032) indicating the content converted.例文帳に追加

メモリデバイス３１００への書込みデータが特定のパターンを含む場合にその特定のパターンを、反転するビットの数がより少ない省ノイズデータに変換し（３０３４）、その変換内容を示すコード（３０３２）とともに、その変換されたデータをメモリデバイス３１００に出力する。 - 特許庁

The 8-bit code outputted by the 7/8 coding encircuit 10 is fed to a signal processing system of the latter part for performing processing for generation of a recording signal, and the like, for recording on an information recording media, such as a magnetic tape, and the like, and also fed to a state determination circuit 12 for the 8 bits.例文帳に追加

７／８符号化回路１０が出力する８ビット符号は、磁気テープ等の情報記録媒体に記録するための記録信号を生成する等の処理を行う後段の信号処理系に供給されると共に、８ビット用状態判定回路１２に供給される。 - 特許庁

In the bar code system in which three reference points are provided at prescribed intervals at orthogonal positions and the information area of 4 bits extending orthogonally is provided at a position sandwiching these reference points, the information of the bar code system is fetched as a binary signal by a CCD camera 12, the areas and centroid positions of respective detected images are calculated from the binary signal and three reference points are detected out of these images.例文帳に追加

直交する位置に３個の基準点を所定間隔おいて設け、これら基準点を挟む位置にあって直交する方向に延びる４ビットの情報領域を設けたバーコードシステムにおいて、バーコードシステムが持つ情報をＣＣＤカメラにより二値化信号として取り込み、この二値化信号から各検出画像の面積および重心位置を算出し、その中から３個の基準点を検出する。 - 特許庁

The bus controller has a finite state machine 11 for controlling the output of data direction signals (RDir and WDir) for instructing the data direction of external bus access, address output and data output on the basis of the transition of a state code (STN) of plural bits in response to the request of the CPU.例文帳に追加

バスコントローラは、中央処理装置の要求に応答して、外部バスアクセスのデータ方向を指示するデータ・ディレクション信号（ＲＤｉｒ，ＷＤｉｒ）の出力、アドレス出力、及びデータ入出力を、複数ビットのステートコード（ＳＴＮ）の遷移に基いて制御する有限状態マシン（１１）を有する。 - 特許庁

A frame specified in a synchronization network is divided into L blocks in the row direction, this information bit, and this check bit are preferably assigned respectively to undefined bits of a payload section and an LOH section, and this information bit and this check bit more preferably are further divided into M sub blocks to configure a hamming code block.例文帳に追加

同期網で規定されたフレームを行方向にＬ個のブロックに分割し、好ましくは、該情報ビット及び該チェックビットをそれぞれペイロード部及びLOH部の未定義ビットに割り振り、さらに好ましくは、該情報ビット及び該チェックビットをそれぞれさらにＭ個のサブブロックに分割してハミング符号ブロックを構成する。 - 特許庁

A tester section 11 generates a strobe signal, determines normal/ defective conditions of a memory cell bit, when the number of defective bits are numbers in a range in which relieving can be performed in the row direction, the tester section 11 artificially makes a Y line in the column direction defective by generating a dummy strobe signal, and generates a relieving code of the column direction.例文帳に追加

テスター部１１はストローブ信号を発生してメモリセル・ビットの良／不良を判定し、不良ビット数がロウ方向で救済できるで範囲内であった場合、上記テスター部１１は、ダミーのストローブ信号を発生することによって擬似的にカラム方向のＹライン不良にして、カラム方向の救済コードを発生する。 - 特許庁

A carry signal 111 outputted from a redundant binary adder 101 is defined as the 1st input with a code bit 113 of the redundant binary addition result 112 defined as the 2nd input and an encoding signal 115 obtained by encoding the data bits 114 other than the bit 113 of the results 112 defined as the 3rd input respectively.例文帳に追加

冗長２進加算器１０１から出力される桁上げ信号１１１を第１の入力とし、冗長２進加算結果１１２の符号ビット１１３を第２の入力とし、加算結果１１２の符号ビット以外のデータビット１１４をエンコード回路１０２でエンコードしたエンコード信号１１５を第３の入力とする。 - 特許庁

A transport stream outputted from a TS multiplex section 41 in a transmitter side device is given to an error correction coding section 44 via a selection switch 43, where an error correction code is inserted to excess bits of a PID inserted to each header of each TS packet and the resulting stream is transmitted.例文帳に追加

送信側の装置において、ＴＳ多重部４１から出力されたトランスポート・ストリームを選択スイッチ４３を介して誤り訂正符号化部４４に入力し、ここで各ＴＳパケットごとにヘッダに挿入されているＰＩＤにその余剰ビットを利用して誤り訂正符号を挿入して送信する。 - 特許庁

The error correction circuit 26 detects an error position in the code word and generates error detection data indicating the error position by applying error correction processing to the sequence of the code word read from the memory cell of cross regions of the selected word line and bit line out of memory cells CL through the bit line, and generates error correction data by correcting information bits at the detected error position.例文帳に追加

誤り訂正回路２６は、メモリセルＣＬのうち選択されたワード線およびビット線の交差領域のメモリセルからビット線を介して読み出された符号語の系列に対して誤り訂正処理を施すことにより、前記符号語中の誤り位置を検出して当該誤り位置を表す誤り検出データを生成し、且つ当該検出された誤り位置における情報ビットを訂正して誤り訂正データを生成する。 - 特許庁

The record mask encoding method which encodes the mask data for recording a predetermined region of image data in N-steps includes an acquisition step for acquiring the mask data, and a formation step for forming index data in which a recording pattern of each pixel is expressed with the code data using the code data of the number of bits smaller than N assigned to the record pattern showing whether the pixel is recorded by what time scanning of the acquired mask data.例文帳に追加

画像データの所定の領域をＮ回に分けて記録するためのマスクデータを符号化する記録マスク符号化方法において、前記マスクデータを取得する取得工程と、前記取得したマスクデータの何回目の走査で画素を記録するかを示す記録パターンに対して割り振られたＮより小さいビット数の符号データを用いて、各画素の記録パターンを前記符号データで表したインデックスデータを生成する生成工程とを有する。 - 特許庁

The method comprises: receiving an encoded bit stream; obtaining index information based on each bit of a code word formed with bits of a part of the received encoded bit stream, and accessing an entry of the look-up table corresponding to the index information; and determining which of an intermediate node or a terminal node the entry corresponds to based on an internal value of the accessed entry.例文帳に追加

符号化されたビットストリームを受信し、受信されたビットストリームの一部ビットよりなるコードワードの各ビットに基づきインデックス情報を求め、前記インデックス情報に対応するルックアップテーブルのエントリにアクセスし、アクセスされたエントリの内部値に基づき前記エントリが中間ノードに該当するか、それとも端末ノードに該当するかを判断する。 - 特許庁

In a recording system 100, a data series is distributed to plural error correction coders 1-N including at least two error correction codes different in the error corrective ability in one bit or plural bits unit before or after a recording code is modulated, and the distributed bit strings are subjected to the error correction coding by respective error correction codes.例文帳に追加

記録系100では、記録符号変調前あるいは後に、データ系列を誤り訂正能力の異なる誤り訂正符号を少なくとも２つ含む複数の誤り訂正符号化器１〜Ｎに１ビットあるいは複数ビット単位で分配し、分配されたビット列に対して各誤り訂正符号による誤り訂正符号化を行う。 - 特許庁

To provide an information processor which improves the parallel degree of instruction execution and improves the throughput of a processor by proposing a method increasing conditional instructions without receiving the constraint of the number of bits of an instruction code, reducing the number of condition branches and improving the degree of freedom for changing execution orders of instructions.例文帳に追加

本発明は、命令コードのビット数の制約を受けることなく条件付命令を増加させる手法を提案し、条件分岐の数を削減して、命令の実行順序の入れ替えの自由度を高めることにより、命令実行の並列度を向上させ、プロセッサの処理能力の向上を図ることができる情報処理装置を提供することを課題とする。 - 特許庁

On a transmission side 1, an ECC generation section 5 outputs transmitted data 3 together with an added ECC code and data bits corresponding to adjusted DLL circuits of respective output channels of the ECC generation section 5 are transmitted to a reception side 2 instead of a pattern for sampling timing adjustment by using an adjustment channel selecting circuit 8 and a selector 11.例文帳に追加

送信側１において、ＥＣＣ生成部５にて送信データ３にＥＣＣ符号を付加して出力し、このＥＣＣ生成部５の各出力チャネルのうち被調整ＤＬＬ回路に対応するデータビットを、調整チャネル選択回路８、セレクタ１１を用いてサンプリングタイミング調整用パターンに代えて受信側２へ送信する。 - 特許庁

This invention relates to the mapping method in the communication system using the multivalued modulation where a convolution code and the information of not less than three bits per one symbol are assigned, and also where the bit with the smallest influence on the decoding result is assigned to a position of the bit with the largest error rate compared with the other bit.例文帳に追加

この発明は、畳込み符号と１シンボル当たり３ビット以上の情報を割り当てる多値変調を使用する通信システムにおけるマッピング方法であって、上記多値変調において、他のビットに比べて誤り率の最も高いビット位置に、復号結果に対して与える影響が最も小さいビットを割り当ててマッピングを行うマッピング方法である。 - 特許庁

The output of a software value of a software output detector 320 is error-corrected by a LDPC decoder 322 with redundant bits in a LDPC code, the output of the LDPC decoder 322 is decoded a plurality of times repeatedly by the LDPC decoder 322 and a simplified software output detector 325.例文帳に追加

本発明では、ソフト出力ディテクタ３２０のソフト値の出力をＬＤＰＣデコーダ３２２でＬＤＰＣ符号による冗長ビットにより誤り訂正を行い、ＬＤＰＣデコーダ３２２の出力をＬＤＰＣデコーダ３２２とシンプリファイドソフト出力ディテクタ３２５で複数回繰り返し復号して誤り訂正を行うことを特徴とする。 - 特許庁

A sync code SY0 of 32 bits indicating start of a sector consisting of a synchronization signal and user data has two Sync States (Primary Sync State and Secondary Sync State), each Sync State has State 1 or State 2 and State 3 or State 4 in which polarization of recorded data is reversed.例文帳に追加

同期信号及びユーザデータからなるセクタの開始を示す３２ビットのシンクコードＳＹ０は、２つのＳｙｎｃ Ｓｔａｔｅ（Ｐｒｉｍａｒｙ Ｓｙｎｃ ＳｔａｔｅとＳｅｃｏｎｄａｒｙ Ｓｙｎｃ Ｓｔａｔｅ）とを有し、各Ｓｙｎｃ Ｓｔａｔｅは、Ｓｔａｔｅ１ ｏｒ Ｓｔａｔｅ２と、その記録データの極性を反転させたＳｔａｔｅ３ ｏｒ Ｓｔａｔｅ４とを有している。 - 特許庁

In an information carrier provided with a main recording area recorded with main information and a sub recording area recorded with a sub digital information and forming sub information channel by predetermined bits of the sub digital information, the sub recording area is provided with a recording section recording alternatively various sub information channel packets recognizable by at least one category code.例文帳に追加

主情報が記録された主記録領域とサブディジタル情報が記録されたサブ記録領域とを具え、サブディジタル情報の所定のビットがサブ情報チャネルを形成しいる情報キャリアにおいて、前記サブ記録領域が、少なくとも一つのカテゴリコードにより識別し得る種々のサブ情報チャネルパケットが交互に記録された部分を具えていることを特徴とする。 - 特許庁

A transmission terminal generates a stream comprising the prescribed number of PCM codes whose polarity bit are fixed to "1" and transmits the stream to a reception terminal, and generates a data PCM code stream comprising 8-bit PCM codes the polarity bit of which is fixed to "1" and the remaining 7 bits of which are sequentially assigned to transmission data and transmits the stream to the reception terminal.例文帳に追加

送信端末は、各ＰＣＭ符号の極性ビットを“１”に固定した所定数のＰＣＭ符号からなるストリームを生成して受信端末へ送信し、続いて各ＰＣＭ符号の極性ビットを“１”に固定し、残りの７ビットを送信データに順次割り当てることで８ビットＰＣＭ符号からなるデータＰＣＭ符号ストリームを生成して受信端末へ送信する。 - 特許庁

For the calculated residual, a coding parameter selection section 190 selects per time, from a plurality of coding parameters each indicating a combination of a lower bit length of fixed length coding and a type of variable length coding for the remaining upper bits, the one indicating a combination that produces the shortest code length of past residuals when coding the past residuals rather than the calculated residual.例文帳に追加

符号化パラメータ選択部１９０は、算出された残差に対して、固定長符号を用いる下位ビット長と残りの上位ビットに用いる可変長符号の種別との組み合わせを示す複数の符号化パラメータのうち、当該残差より過去の残差を符号化した場合に当該過去の残差の符号長が最も短くなる組み合わせを示すものを時刻ごとに選択する。 - 特許庁

When all the bits included in the data read from the flash memory and the coherency code written together with the above data are logically 0, or when they are logically 1, a correction error is determined even when no correction error is detected on the basis of the ECC, and the result is transmitted to a host system.例文帳に追加

そして、そのデータをフラッシュメモリから読み出したときに、そのデータ及びそのデータと共に書き込まれた整合性符号に含まれる全てのビットが論理値０のビットであるとき、又は、その全てのビットが論理値１のビットであるとき、ＥＣＣに基づいて訂正不能エラーの発生が検出されなかった場合でも、訂正不能エラーが発生したと判断し、ホストシステムにその旨を通知する。 - 特許庁

When an uplink deteriorates, or the ratio of the number of transmittable FBI bits to an ID code size becomes a predetermined ratio or lower owing to a compressed gap, a controller 111 determines that DPDCHs are transmitted from cells other than the primary cell, and controls the determination section 110 so as to deal all cells presumed to transmit DPDCHs as objects of RAKE composition, without restricting its object to the primary cell.例文帳に追加

上り回線が劣化した場合や、コンプレストギャップにより伝送できるＦＢＩビット数がＩＤ ｃｏｄｅ長に対して一定の割合以下になる場合、制御部１１１は、プライマリセル以外からもＤＰＤＣＨが送信されると判断し、ＲＡＫＥ合成対象をプライマリセルに限定せず、ＤＰＤＣＨを送信すると推定されるセル全てを対象とするようにプライマリセル判定部１１０を制御する。 - 特許庁

To provide high efficiency in recording density by using short codeword bits as codeword length for main conversion, and provide a method for generating and arranging the codeword having excellent DC suppression capability, by arranging the codeword to maintain the DC suppression capability of the code array, even in the case that one codeword is replaced with another codeword without satisfying the run-length condition between the codewords.例文帳に追加

短いコードワードビットを主変換コードワード長さとして使用することにより記録密度側面にて高い効率性を提供し、またコードワード間にランレングス条件を満足せずにコードワードを他のコードワードに代える場合にもコード列のＤＣ抑圧能力を保持すべくコードワードを配することによりコード列の優秀なＤＣ抑圧能力を備えるコードワード生成及び配置方法を提供する。 - 特許庁