「code bits」に関連した英語例文の一覧と使い方(5ページ目) - Weblio英語例文検索

A plurality of groups of bits obtained from each row 12 are allocated to different code words 204, and the order of allocation can be rotated.例文帳に追加

各行12から取得される複数組のビットは異なるコードワード204に割り当てられ（図5参照）、その割り当て順は循環させることが可能である（図6参照）。 - 特許庁

To provide a cyclic code circuit without need of increasing frequency even to an application which needs simultaneous processing of a plurality of bits.例文帳に追加

同時に複数のビットを処理する必要があるようなアプリケーションに対しても周波数を増大させる必要のない巡回符号回路を提供する。 - 特許庁

To provide a method that corrects an error in an ECC-protected mechanism by applying data with a plurality of bits N to an error correction code (ECC) matrix.例文帳に追加

複数のビットＮを有するデータをエラー訂正コード（ＥＣＣ）マトリクスに適用してＥＣＣ保護された機構におけるエラーを訂正する方法を提供する。 - 特許庁

To reduce the number of bits in recording or transmitting continuous analog signals even when a code of differential data is inverted when the continuous analog signals are encoded.例文帳に追加

連続しているアナログ信号を符号化する際において、差分データの符号が反転する場合にも、記録または伝送する際のビット数を少なくする。 - 特許庁

As another example, a pre-word PW that is the same code may also be included in latter-half several bits in the post-field PF and the preamble PA.例文帳に追加

他の一例として、ポストフィールドＰＦとプリアンブルＰＡにおける後半の数ビットに、同一のコードであるプレワードＰＷが含まれていてもよい。 - 特許庁

To provide a method of reading a set of electronic labels, each comprising a distinct identification code of N bits and situated in the electromagnetic field of an interrogator device.例文帳に追加

各々がＮビットの明確な識別符号を備え、質問装置の電磁場内に置かれる、一組の電子ラベルを読み取るための方法を提供する。 - 特許庁

A programmable sealer 34 generates data Dc' by shifting data Dc corresponding to the position of a bit, for which a digit becomes 1 or M, among the respective bits of standard code digit (CSD) data.例文帳に追加

プログラマブルスケーラ３４はＣＳＤデータの各ビットのうちデジットが１またはＭとなるビットの位置に応じて、データＤcをシフトしてデータＤc'を生成する。 - 特許庁

Furthermore, a bit stream consisting of (N-M+1) bits in a mask code being information relating to positions of selected pixels is fed to each co-selector.例文帳に追加

また、選択されるべき画素の位置に関する情報であるマスクコード中の、Ｎ−Ｍ＋１ビットからなるビット列が各コセレクタに供給される。 - 特許庁

A delay circuit receives a control code, having a predetermined number of bits for determining a delay for applying a time cycle to a fixed clock signal.例文帳に追加

遅延回路は、固定クロック信号に時間周期を適用するために遅延を決定する予め決められたビット数を有する制御コードを受信する。 - 特許庁

In a case where 0 is being stored in the header Format, the radio base station uses the CRC code to perform error detection on the padding bits (all zero) and ack.例文帳に追加

無線基地局は、ｈｅａｄｅｒＦｏｒｍａｔに０が格納されている場合、ＣＲＣ符号を用いて、パディングビット（オールゼロ）及びａｃｋに対する誤り検出を実行する。 - 特許庁

The error-correcting code is defined by a parity check matrix in which columns represent variable bits and rows represent parity bit, and represented as a bipartite graph having two parts.例文帳に追加

誤り訂正符号は、列が変数ビットを表わし、行がパリティビットを表わすパリティ検査行列によって定義し、２部グラフとして表わされる。 - 特許庁

An LDPC encoder 115 performs encoding based on any LDPC code which has an encoding length of 4320 bits and has one of seven encoding rates of 1/4, 1/3, 5/12, 1/2, 7/12, 2/3 and 3/4.例文帳に追加

LDPCエンコーダ１１５は、符号長が4320ビットで、符号化率が1/4，1/3，5/12，1/2，7/12，2/3、及び、3/4の７種類のうちのいずれかのLDPC符号による符号化を行う。 - 特許庁

The binary coding data satisfied with the 1-7 code rule and being three bits as a unit are outputting by making two bits of the binary input data as a unit and combining the binary input data, a coding start signal and a coding end signal.例文帳に追加

２進入力データの２ビットを単位として、２進入力データと符号化開始信号と符号化終了信号の組み合わせに基づいて、１−７符号則を満たし３ビットを単位とする２進符号化データを出力する。 - 特許庁

A coding system has a prediction processing section 3, which approximates a plurality of coding range specified values calculated by a code range processing section 2 by discarding bits below intermediate bits of the plurality of coding range specifying values for a current object to be processed.例文帳に追加

符号化システムは予測処理部３を有し、この予測処理部３は、今回の処理対象に関して、符号範囲処理部２が算出した複数の符号範囲特定値の中間ビット以下のビットを切り捨てることで近似している。 - 特許庁

When a specified program is executed, an instruction execution order relation is investigated, it is calculated how many times bits composing of an instruction code is changed and a bit stream, with which this number of changes is minimized, is assigned to the instruction code.例文帳に追加

特定のプログラムを実行した場合の命令実行順序関係を調べ、命令コードを構成するビットの変化回数を計算し、この変化数が最小となるビット列を命令コードに割り当てる。 - 特許庁

The gray code counter has four DFFs 11, 12, 13, 14 for holding respective bits Q3, Q2, Q1, Q0 of a gray code, a reference bit creation circuit 30 for creating a reference bit Qb, and a decode circuit for decoding Qb, Q0, Q1.例文帳に追加

グレイコードカウンタは、グレイコードの各ビットＱ３，Ｑ２，Ｑ１，Ｑ０を保持する４つのＤＦＦ１１，１２，１３，１４、参照ビットＱｂを作成するための参照ビット作成回路３０、（Ｑｂ，Ｑ０，Ｑ１）をデコードするデコード回路を備えている。 - 特許庁

To provide a method for generation of a cyclic gray code ("2k gray code") in n-many bits having 2k-many entries, for any neutral number (k), where 2^(n-1)<2k<2^n and (n) is a positive integer.例文帳に追加

任意の中立数ｋ（ここで、２^（ｎ−１）＜２ｋ＜２^ｎであり、ｎは正の整数である）に関して、項目数が２ｋで、ビット数がｎの巡回グレイ・コード（「２ｋグレイ・コード」）の生成を可能にする方法を提供する。 - 特許庁

When additional information to be embedded is converted to a 12-bit code in a 7-bit unit, embedding to the sound signal is performed by converting it to the 12-bit code with a Hamming distance of 4 bits or more each other beforehand.例文帳に追加

埋め込むべき付加情報を７ビット単位で、１２ビット符号に変換する際、あらかじめ互いにハミング距離が４ビット以上となる１２ビット符号に変換し、音響信号への埋め込みを行う。 - 特許庁

Since a 16-bit code being a basic configuration of a PSC and an SSC generated from a code generating circuit 170 as inverse spread codes has a constant repetitive characteristic in positive bits and negative bits, each of 16-sets of the arithmetic circuits can apply correlation processing to received data respectively deviated by one chip.例文帳に追加

コード発生回路１７０が逆拡散コードとして発生するＰＳＣ及びＳＳＣの基本構成である１６ビットコードは、正極性のビットと負極性のビットとの繰り返し特性が一定であるので、１６個の演算回路それぞれにおいて１チップずらした受信データに対して相関処理を行うことができる。 - 特許庁

The designing method for the semiconductor integrated circuit generates specifications specifying the structure, specifications, etc., of required hardware and specifies the unused bit array in code data composed of a specific number of binary bits to generate an RTL description showing whether or not the respective bits of all required code data need to be compared.例文帳に追加

本半導体集積回路の設計方法は、所要のハードウエアの構造及び仕様等を指定する仕様書を生成し、２値の所定数ビットから成るコードデータのうちの使用しないビット列を指定し、所要の全てのコードデータの各ビットに対する比較処理の必要性の有無を示すＲＴＬ記述を生成する。 - 特許庁

A bit reserver level setting means 108 is provided to set a bit reserver level 'a', which is a target value of the number of bits to be stored in a bit reserver 106 in an adaptable manner, from a transmission bit rate 'b', the number of bits stored in a bit reserver 106 and the number of request bits necessary to code a present process frame.例文帳に追加

伝送ビットレートｂとビットリザーバ１０６に蓄えられているビット数と現在の処理フレームを符号化するのに必要な要求ビット数から、ビットリザーバ１０６に蓄えておくビット数の目標値であるビットリザーバレベルａを適応可能に設定するビットリザーバレベル設定手段１０８を設けている。 - 特許庁

A coefficient bit modeling section 266 receives the 8-bit image data and the 3-bit tag data respectively outputted from the reversible wavelet transform section 278-1 and a quantization section 264 by regarding the data as a sub band coefficient by each code block whose bit depth is 11-bits being a sum of the number of bits of the image data and the number of bits of the tag data.例文帳に追加

可逆ウェーブレット変換部２７８−１及び量子化部２６４がそれぞれ出力する８ビットの画像データ及び３ビットのタグデータを、係数ビットモデリング部２６６は、画像データのビット数とタグデータのビット数との和である１１ビットをビット深度とするコードブロックごとのサブバンド係数とみなして受入れる。 - 特許庁

This error event detecting method comprises the steps of: generating cyclic redundancy check parity bits by referring to source information recorded on the perpendicular magnetic recording medium to record a code word on the perpendicular magnetic recording medium, of which the source information is added with the generated cyclic redundancy check parity bits; and reading the recorded code word to detect the presence of the error events included in the read code word.例文帳に追加

垂直磁気記録媒体に記録されたソース情報を参照して巡回冗長検査パリティビットを生成し、この生成した巡回冗長検査パリティビットをソース情報に付加したコードワードを垂直磁気記録媒体に記録する段階と、この記録したコードワードを読み込み、読み込んだコードワードに含まれるエラーイベントの有無を検出する段階とを含むエラーイベント検出方法。 - 特許庁

The variable-length coding apparatus converts quantized data obtained by quantizing image data into variable-length code data, generates a code data string having a predetermined data structure, and inserts padding bits and identifier into the variable-length code data base on an externally-input instruction.例文帳に追加

画像データを量子化した量子化データを可変長符号化データに変換し、所定のデータ構造を有する符号化データ列を生成する可変長符号化装置は、外部からの指示に基づいてパディング・ビットおよび識別子を可変長符号化データに挿入することを特徴とする。 - 特許庁

To keep a code limit on an RLL (Run Length Limited) code sequence when performing ECC (Error Correcting Code) coding after performing RLL coding, to eliminate the insertion of additional bits which deteriorate a coding rate for an ECC parity sequence, and to easily perform both soft decision decoding and hard decision decoding at a decoding side.例文帳に追加

RLL符号化を行った後にECC化を行う場合に、RLL符号系列の符号制限を乱さず、ECCのパリティ系列に対して符号化率の劣化を招く付加ビットの挿入を行なわず、かつ、復号側において軟判定復号および硬判定復号のどちらも容易に行うことができるようにする。 - 特許庁

The code word allocation of the code conversion table is carried out such that the code word binding length of decoding time is 3 blocks and q_0≠q_1 is satisfied for an optional information sequence no matter which position of the first and second bits of an information word the insertion position of a DC control bit is inserted.例文帳に追加

この符号変換表の符号語割当ては、復号時の符号語拘束長が３ブロックであり、ＤＣ制御ビットの挿入位置を情報語の第１ビット目と第２ビット目のいずれの位置に挿入しても、任意の情報系列についてｑ_0≠ｑ_1を満たす符号語割当てである。 - 特許庁

A switching circuit 102 decides the kind of the code word, according to a pattern of the first predetermined number of bits in the located variable-length code word, extracts data of a sufficient code length from a predetermined bit position, based on the decision result, and outputs the result to a Huffman table 104.例文帳に追加

スイッチ回路１０２は、頭出しされた可変長符号語における先頭の所定ビット数のパターンに応じて、符号語の種類を判別し、その判別結果に基づいて、所定ビット位置から十分な符号長のデータを抽出し、その結果をハフマンテーブル１０４に出力する。 - 特許庁

Since the RF is represented by the minimum number of bits making the repeat factor into binary code as an integer without any symbol, the RF for each individual bit sequence is represented by the irreducibly minimum number of bits regardlessly of any preceding of following RF.例文帳に追加

ＲＦは、その反復因数を記号なし整数として２進コード化する最小数のビットによって表されるため個々のビット・シーケンスごとのＲＦが、直前または後続のどんなＲＦにも関係なく、必要最小限の数のビットで表される。 - 特許庁

When a code error detection circuit 105 detects the number of error bits by error correction processing of the decoding circuit 11, an impedance control part 104 changes the impedance value of the variable impedance 103 according to the detected number of error bits.例文帳に追加

そして、復号化回路１１の誤り訂正処理による誤りビット数を符号誤り検出回路１０５が検出することで、検出した誤りビット数に応じて可変インピーダンス１０３のインピーダンス値をインピーダンス制御部１０４が変更する。 - 特許庁

Then, the DSV controller 44 adds the second subsequent value DSVm to the cumulative DSVs to the previous DSV adjustment bit in processing of the antecedent code word when the subsequent code word includes two DSV adjustment bits.例文帳に追加

そして、ＤＳＶコントローラ４４は、後続コードワードが２つのＤＳＶ調整ビットを含む場合には先行コードワードの処理において直前のＤＳＶ調整ビットまでの累積的なＤＳＶに第２後続値ＤＳＶｍを加算する。 - 特許庁

Then, a code string rearranging part 109 distributes each bit of variable length coded data to a plurality of bit planes composed of bits of the same digit of each coefficient, and a code outputting part 110 hierarchically and successively outputs each bit plane.例文帳に追加

そして、符号列並び換え部１０９は、可変長符号化データの各ビットを、各係数の同じ桁のビットから構成される複数のビットプレーンに分配し、符号出力部１１０は各ビットプレーンを階層的に順次出力する。 - 特許庁

A first code generating means 21 uses a difference between feature quantities in a combination of blocks to express bits for embedding data into image data, and a second code generating means 22 encodes data as a combination of graphic patterns.例文帳に追加

第一のコード生成手段２１はブロックの組合せにおける特徴量の差異を用いてビットを表現して画像データ中にデータを埋め込み、第二のコード生成手段２２はデータを図形パターンの組合せとしてエンコードする。 - 特許庁

The two-dimensional encoder 1 outputting a two-dimensional code constituted of one-dimensional original data composed of a plurality of bits comprises a continuous original data output means 3, an encoding means 5, and a code arranging means 7.例文帳に追加

２次元符号構成装置１は、複数のビットからなる１次元原データから構成した２次元符号を出力するものにおいて、連続原データ出力手段３と、符号化手段５と、符号配置手段７と、を備える構成とした。 - 特許庁

In the image component coding format of this invention, bit fields within the format is assigned so as to code any one of the α resolution and the high color resolution of plural bits.例文帳に追加

本発明の画像成分符号化形式は、形式内のビットフィールドを、複数ビットのα解像度または高い色解像度のいずれかを符号化するために割り当てる。 - 特許庁

A classification circuit 3 uses low-order 5 bits of a value of a target pixel of the host image to classify image data and outputs a class code to a prediction coefficient output circuit 4.例文帳に追加

クラス分類回路３は、上位画像の着目画素の画素値のうちの下位５ビットを用いてクラス分類を行い、クラスコードを予測係数出力回路４に出力する。 - 特許庁

To solve a problem that a square which is the external shape of a two-dimensional code can be recognized, but that inner bits can not be probably read out.例文帳に追加

２次元コードの外形形状である正方形の認識はできるのに対して、内部のビットを確からしく読み出すことができないという問題を解決する。 - 特許庁

The present patent application comprises a method and apparatus to generate high-rate codes from low-rate codes, comprising puncturing a subset of codeword bits, in which the step of puncturing a subset of codeword bits comprises regular-irregular puncturing, in which puncturing pattern is as regular as possible with respect to a preceding code, random puncturing, or progressive node puncturing, to obtain a desired code from a preceding code.例文帳に追加

符号語ビットの部分集合をパンクチュアすることを具備する低−レート符号から高−レート符号を生成するための方法及び装置、ここで符号語ビットの部分集合をパンクチュアするステップは、先行符号から所望の符号を求めるために、正則−非正則パンクチュアリング、ここで、パンクチュアリング・パターンは、先行の符号に関して出来る限り正則である、ランダム・パンクチュアリング、或いはプログレッシブ・ノード・パンクチュアリングを具備する。 - 特許庁

Also, a number-of-bits calculation section 32 calculates the number of bits of an error correction code to be added to one frame of signals transmitted by a portable device 12 on the basis of the noise period measured by the noise period measurement section 31 and the frame length of the signals transmitted by the portable device 12.例文帳に追加

また、ビット数算出部３２は、ノイズ周期測定部３１が測定したノイズ周期と、携帯機１２が送信する信号のフレーム長とに基づいて、携帯機１２が送信する信号の１フレームに付加する誤り訂正符号のビット数を算出する。 - 特許庁

And when an address of data bits constituting the ECC code generated initially is specified at the time of last write-in for the memory cells at the time of burst write, a parity bit generated initially is updated based on write data written lastly and held data bits.例文帳に追加

そして、バーストライト時におけるメモリセルへの最後の書き込み時に、初回に生成されたＥＣＣコードを構成するデータビットのアドレスが指定されると、最後に書き込まれるライトデータと、保持されたデータビットをもとに初回に生成されたパリティビットを更新する。 - 特許庁

The transmitter (10) sorts coded bits generated by using the LDPC (Low Density Parity Check) code according to a degree of a variable node of an inspection matrix of the LDPC codes and groups the sorted coded bits into a plurality of groups according to the modulation system in use.例文帳に追加

本発明の送信装置（１０）は、ＬＤＰＣ（Low Density Parity Check）符号を用いて生成された符号化ビットをＬＤＰＣ符号の検査行列の変数ノードの次数に従ってソートし、ソートされた符号化ビットを、使用する変調方式に従って複数のグループにグループ化する。 - 特許庁

Each bit E1-Em of an error detection code contained in preformatted information is generated as a parity check bit of a plurality of data column formed by dividing each of bits S1-Sm forming a sector number and each of bits T1-Tn forming a track number respectively.例文帳に追加

プリフォーマット情報に含まれる誤り検出符号の各ビットＥ_１〜Ｅ_ｍを、セクタ番号を構成する各ビットＳ_１〜Ｓ_ｍとトラック番号を構成する各ビットＴ_１〜Ｔ_ｎとをそれぞれ分割して構成した複数のデータ列のパリティチェックビットとして生成する。 - 特許庁

A CRC calculation means 6 calculates an output corresponding to the number of the protection object bits and a CRC addition means 7 adds the number of the protection object bits to a voice code stream and decodes the resulting stream to enhance the quality of audible sense of a decoded voice.例文帳に追加

ＣＲＣ計算手段６で保護対象ビット数に相当する出力を計算し、ＣＲＣ付加手段７で保護対象ビット数を音声符号列に付加して復号化することにより、復号音声の聴感品質を向上させるように構成したものである。 - 特許庁

A new geographic code generation part 7 reads the tile number ti and the coordinates (d, e), and makes the combined code in which the tile number ti is combined with the coordinates (d, e) of the first mesh of the large tile Bi into the binary number of 48 bits that are a multiple of 6.例文帳に追加

そして新ジオコード生成部７がタイル番号ｔｉとを座標（ｄ、ｅ）とを読み込み、タイル番号ｔｉを大タイルＢｉの第１のメッシュの座標（ｄ、ｅ）とを統合した統合コードを、「６」の倍数の４８ビットの２進数にする。 - 特許庁

A code generator 12a sets a correspondence relation among a code having a predetermined number of bits and a frequency offset and a voltage applied to a voltage controlled oscillator 13 by a DAC 12b according to a frequency offset detection condition by the detector 11.例文帳に追加

コード生成部１２ａは、検出部１１による周波数オフセットの検出状況に基づいて、所定ビット数のコードと周波数オフセットおよびＤＡＣ１２ｂが電圧制御発振器１３に印加する電圧との対応関係を設定する。 - 特許庁

When a MRS code corresponding to a specific operation mode constituted of a combination of addresses of multiple bits is applied as an illegal code, the false operation is prevented by enabling all the MRS codes including own to maintain previous states.例文帳に追加

多数ビットのアドレスの組み合わせからなる特定の動作モードに対応するＭＲＳコードが不法的なコードとして印加される場合、自分を含んだ全てのＭＲＳコードが前の状態を維持するようにすることで、誤動作を防止することができる。 - 特許庁