「code bits」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

Then data of the register providing a phase shift by number of bits of the register 108 are obtained through the vector arithmetic operation, and the register 108 outputs a spread code in a plurality of consecutive bits in parallel.例文帳に追加

そして、レジスタ１０８のビット数分の位相シフトを与えた場合のレジスタのデータをベクトル演算により求めていき、レジスタ１０８から連続する複数ビットの拡散符号をパラレルに出力する。 - 特許庁

The permutation code is changed for each OFDM so as to reduce the possibility that successive data bits of an input data stream or data bits close in order to each other are mapped to the same sub-carrier signal.例文帳に追加

また置換コードは、入力データストリームにおける連続したデータビット又は順序の近いデータビットが同じサブキャリア信号にマッピングされる可能性を低減するために、ＯＦＤＭ毎に変更する。 - 特許庁

When the 1st encoded data length is other than 3 to 6 bits or the 2nd Huffman code is more than 5 bits, a signal Siv indicting that the 2nd decoded data RS2 are invalid is generated.例文帳に追加

１つ目の符号化データ長が３〜６ビット以外の場合や、２つ目のハフマン符号が５ビット以上の場合には、２つ目の復号化データＲＳ２が無効であることを示す信号Ｓｉｖが生成される。 - 特許庁

The receiver receiving the first puncture code data inserts dummy bits to the bits of the particular part, decodes the resulting data, checks an error from each bit corresponding to raw data and transmits a retransmission request to the transmission apparatus.例文帳に追加

これに対し、受信装置が、特定部分のビットにダミービットを挿入し、復号して、原データの対応する各ビットについて誤り検出をし、送信装置へ再送要求を送信する。 - 特許庁

The first half 7 bits in input data, inputted as 16 bit parallel data, are inputted into a 7/8 encoding circuit 10 and encoded into an 8-bit code, and the second half 9 bits are inputted into a 9/10 encoding circuit 11 and is coded into a 10-bit code.例文帳に追加

１６ビットの並列データとして入力される入力データの前半の７ビットが７／８符号化回路１０に入力されて８ビット符号に符号化され、後半の９ビットが９／１０符号化回路１１に入力されて１０ビット符号に符号化される。 - 特許庁

A bit number count means 103 counts the number of bits of a variable length code stream for one picture, and an error correction coding means 104 applies error correction coding to a block code on the basis of the run length information.例文帳に追加

１ピクチャーの可変長符号列のビット数をビット数カウント手段103でカウントし、このレングス情報を誤り訂正符号化手段104でブロック符号に誤り訂正符号化する。 - 特許庁

A bit number count means 103 counts number of bits of the variable length code string for a single image and an error correction coding means 104 applies error correction coding to a block code by using this length information.例文帳に追加

１ピクチャーの可変長符号列のビット数をビット数カウント手段103でカウントし、このレングス情報を誤り訂正符号化手段104でブロック符号に誤り訂正符号化する。 - 特許庁

Using the 15-bit main coding table, the first sub-coding table, and the second sub-coding table, prescribed connection bits are added to the code word coded with the sub-coding table so as to be connected to the code word coded with the main coding table.例文帳に追加

さらに、副符号化テーブルとして１７ビット長の符号化テーブルを２つ必要とするため、ＤＳＶ制御頻度の向上、副符号化テーブルの大きさの削減が必要である。 - 特許庁

A bit number count means 103 counts number of bits of a variable length code stream for one image and an error correction coding means 104 applies error correction coding to a block code by using this length information.例文帳に追加

１ピクチャーの可変長符号列のビット数をビット数カウント手段103でカウントし、このレングス情報を誤り訂正符号化手段104でブロック符号に誤り訂正符号化する。 - 特許庁

The encoder or the like refers to a table in which the differential value of high occurrence frequency is correlated with the code having a reduced number of bits, and reads the code corresponding to the calculated differential value, in step S12.例文帳に追加

ステップＳ１２において、頻度が高い差分値に、少ないビット数の符号が対応付けられているテーブルが参照され、算出された差分値に対応する符号が読み出される。 - 特許庁

In this method for measuring an absolute position, more bits in addition to code words (CW) required for measuring of the absolute position are inspected so as to allow one code (C) to redundantly be scanned.例文帳に追加

絶対位置を測定する本方法の場合、絶対位置の測定に必要なコード語（ＣＷ）に加えて、さらなるビットが検査されることによって、１つのコード（Ｃ）が冗長に走査される。 - 特許庁

An output of the OR gate 510 is inputted to the right shifter 511, and a bit number (code length of variable length code word 1 + number of bits of additional data 1) measured by a code length measuring instrument 530 is further inputted to the right shifter 511.例文帳に追加

ＯＲゲート５１０の出力は右シフタ５１１に入力され、更に右シフタ５１１には符号長計測器５３０により計測されたビット数（可変長符号語１の符号長＋付加データ１のビット数）が入力される。 - 特許庁

A code word 11 for goniometry shown by the slits arranged to the disk along the peripheral direction thereof includes a code word 18 for angle data comprising seven angle data bits 12 showing angle data, eight inspection bits 14 detecting the reading error of the angle data bits to correct the same, and one parity check bit 16 further detecting the reading error.例文帳に追加

ディスクの周方向に沿って配置されたスリットにより表わされる測角用符号語１１は、角度情報を表わす７ビットの角度情報ビット１２、角度情報ビットの読み誤りを検出して訂正する８ビットの検査ビット１４、及び、さらに読み誤りを検出する１ビットのパリティチェックビット１６からなる角度情報用符号語１８を含む。 - 特許庁

These selected ordered 2k-many entries are a shortened cyclic reduced Gray code in n-many bits.例文帳に追加

これらの選択された２ｋ個の順序付き項目は短縮されるが、それにもかかわらず、ビット数がｎの巡回（簡約）グレイ・コードである。 - 特許庁

An encoding table (18) converts a difference value from the subtractor (16) to a code becoming a binary value "1" as the difference value approaches 0 and small in the number of bits.例文帳に追加

符号化テーブル（１８）は、減算器（１６）からの差分値を、０に近いほど２進値”１”となるビット数が少ない符号に変換する。 - 特許庁

In the JPEG2000, coefficient data after wavelet transform is divided into code blocks, and bits in each block are encoded by three paths.例文帳に追加

ＪＰＥＧ２０００ではウェーブレット変換後の係数データをコードブロックに分割し、各ブロック内のビットを３つのパスにより符号化している。 - 特許庁

The rewritable area is configured such that the N bits constituting the access unit include both the actual data and the error detection code.例文帳に追加

書き換え可能領域は、アクセス単位を構成するＮビットが実データと誤り検出符号の両方を含むように構成されている。 - 特許庁

Shift registers having D flip-flops 1, 2, 3, 4 to 7 and 8 to 15 connected in cascade are provided for respective bits D0 to D3 of a binary code.例文帳に追加

バイナリコードのビットＤ０〜Ｄ３毎に、Ｄフリップフロップ１、２，３、４〜７、８〜１５をそれぞれ縦続接続したシフトレジスタを設ける。 - 特許庁

It takes from the decoding table, corresponding decoding data every 8 bits from the leading bit of the acquired variable-length code data.例文帳に追加

取得した可変長符号データの先頭ビットから８ビット毎に対して、対応する復号データを前記復号テーブルから取得する。 - 特許庁

Here, a comparing circuit 3 compares the bit data generated by the PN code generating circuit 2 with the input reception signal and the signal is generated according to whether or not the bits match each other.例文帳に追加

この同期信号は、更にセレクタ１に戻して、受信信号又はＰＮコード発生回路２の出力を選択する。 - 特許庁

According to an MPEG2 system, control codes (a1, a2) are arranged next to the leading 32 bits (pack start code), and an SCR is arranged thereafter.例文帳に追加

ＭＰＥＧ２システムでは、先頭の３２ビット（パック開始コード）の次に制御コード（ａ１，ａ２）が配置され、その後にＳＣＲで配置される。 - 特許庁

The connection bits thus determining the bit pattern are inserted at a prescribed position of audio data (and a sub-code) encoded by recording.例文帳に追加

そして、このようにしてビットパターンが決定された結合ビットを、記録符号化されたオーディオデータ（及びサブコード）の所定位置に挿入する。 - 特許庁

A matrix-like random pattern is generated for each frame in a pseudorandom code generating section as the dither toggle pattern, or is reused after reversing bits.例文帳に追加

ディザトグルパターンとしてマトリクス状のランダムパターンを擬似ランダム符号生成部でフレームごとに生成し、またはビット反転の後再利用する。 - 特許庁

This paper further extends software reusability from code and architecture to built-in tests (BITs) in object-oriented framework development. 例文帳に追加

本論文ではさらにソフトウェアの再利用性を、コードとアーキテクチャからオブジェクト指向枠組み開発における組込み試験（BIT）に拡張する。 - コンピューター用語辞典

The lot information is completed by receiving a necessary number of the lot information from the client instrument, forming a binary code (RND1 and RND2) with 54 bits capable of uniquely identifying an individual printed matter, and mixing a key code KEY formed based on the binary code RND2 into the binary code.例文帳に追加

クライアント機器からクジ情報の必要個数を受け付け、個々の印刷物を一意的に特定可能な５４ビットの２進コード（ＲＮＤ１，ＲＮＤ２）を生成し、２進コードＲＮＤ２に基づいて生成されるキーコードＫＥＹを２進コードに混入させてクジ情報を完成させる。 - 特許庁

A first compression processing section 61b of a compression processing means 61a encodes the drawing image point data group by first run length coding, wherein a prescribed number of bits (e.g. 8 bits) for forming 1 byte is a fixed length to generate a code data group comprising a plurality of 1-byte code data.例文帳に追加

圧縮処理手段６１ａの第１の圧縮処理部６１ｂが、描画点データ群を、１バイトを形成する所定ビット数（例えば８ビット）を固定長とした第１のランレングス符号化により符号化して、複数の１バイトのコードデータからなるコードデータ群を生成する。 - 特許庁

In a parallel cyclic code generating device, a first exclusive OR means 53 calculates exclusively OR of a data stream of M bits including a fraction data block B(x) and a cyclic code R(x) of an integer multiple data block A(x), and a first shift means 54 shifts the data to a lower side by M-H(k) bits.例文帳に追加

第一排他的論理和手段５３は、端数データブロックＢ（ｘ）を含むＭビットのデータ列と、整数倍データブロックＡ（ｘ）の巡回符号Ｒ（ｘ）との排他的論理和を計算し、第一シフト手段５４は、そのデータをＭ−Ｈ（ｋ）ビット下位側にシフトする。 - 特許庁

The first lookup table 220 outputs a flag indicative of the fact that decoding has finished and a decoded symbol value when a variable length code to be decoded has 8 bits or less, and outputs data including a flag indicative of the fact that decoding has not yet finished when the variable length code is 9 bits or more.例文帳に追加

第１のルックアップテーブル２２０は、復号対象たる可変長符号が８ビット以下である場合には、復号が終了した旨を示すフラグと復号したシンボル値を出力する一方で、９ビット以上である場合には復号が終了しない旨のフラグを含むデータを出力する。 - 特許庁

The information bit storage memory 121 reads bits according to the parity check matrix of an LDPC code out of each bit of the stored input data D121 based on a control signal D125 supplied from a control signal generation section 124 and supplies the bits as information bits D122-1 to D122-7 to a computing unit 122.例文帳に追加

情報ビット格納メモリ１２１は、制御信号生成部１２４から供給される制御信号D125に基づいて、格納している入力データD121の各ビットのうちの、LDPC符号の検査行列にしたがったビットを読み出し、情報ビットD122-1乃至D122-7として、演算器１２２に供給する。 - 特許庁

This arithmetic processing unit 1 can designate the reference address of a memory 10 by dividing an index value included in an instruction code into upper and lower bits of five each, and interpreting the upper five bits as vertical index values and the lower five bits as horizontal index values.例文帳に追加

演算処理装置１は、命令コードに含まれるインデックス値を上位および下位の５ビットに分割し、上位５ビットを縦方向のインデックス値として、下位５ビットを横方向のインデックス値として解釈することにより、メモリ１０の参照先アドレスを指定することが可能である。 - 特許庁

A base parity check matrix G of dimension m_B×n_B may be used to encode a packet of up to k_B=n_B-m_B information bits to obtain a coded packet or a codeword of n_B code bits.例文帳に追加

ディメンションｍ_Ｂ×ｎ_Ｂの基本パリティチェック行列Ｇは、ｎ_Ｂ個のコードビットの符号化されたパケット又はコードワードを得るために、ｋ_Ｂ＝ｎ_Ｂ−ｍ_Ｂ個までの情報ビットのパケットを符号化するために用いられても良い。 - 特許庁

A receiver 100 acquires a signal which includes a plurality of information bits and a remainder value, formed by dividing the plurality of information bits by a generating polynomial for the error detection code through a transmission route.例文帳に追加

受信装置１００は、伝搬路を介して、複数の情報ビットと、複数の情報ビットを誤り検出符号用の生成多項式で除算して生成された剰余値とが含まれた信号を取得する。 - 特許庁

A processing bit number controlling sub matched filter 21 calculates a correlation value between an n-bit received signal (n>1) whose number of valid bits is changed from 1-bit to m-bits (m≤n) and a spread code and outputs the correlation value to a threshold comparator section 33.例文帳に追加

ｎビット(ｎ＞１)の受信信号の有効なビット数を１〜ｍビット(ｍ≦ｎ)に変化させて処理ビット数制御用サブマッチトフィルタ21で拡散符号との相関値を計算し、しきい値比較部33へ出力する。 - 特許庁

N higher resistances RH and N lower resistances RL are associated with respective bits of a digital input code D_IN, and respective resistance values are substantially binary-weighted in accordance with the corresponding bits.例文帳に追加

Ｎ個の上側抵抗ＲＨおよびＮ個の下側抵抗ＲＬはそれぞれ、デジタル入力コードＤ_ＩＮの各ビットに対応付けられ、それぞれの抵抗値が対応するビットに応じて実質的にバイナリで重み付けされている。 - 特許庁

To provide a method and circuit for reading a multilevel NAND flash memory cell where a gray code can be used by providing a first page buffer for storing higher order bits and a second page buffer for storing lower order bits on a bit line.例文帳に追加

ビットラインに上位ビットを格納する第１ページバッファと下位ビットを格納する第２ページバッファを設け、グレーコードを用いることが可能なマルチレベルＮＡＮＤフラッシュメモリセルの読み出し方法及び回路を提供する。 - 特許庁

An address signal generating circuit 14 which generates write and read address signals A0 to A5 used when an interleaving process is performed by using a memory is equipped with selectors 30a to 30f which switch the output destinations of respective code bits M1 to M6 to respective code bits M1 to M6 generated by an M-sequence code generator 12.例文帳に追加

メモリを用いてインタリーブ処理を行う際に用いる書込用及び読出用のアドレス信号Ａ０〜Ａ５を生成するアドレス信号生成回路１４は、Ｍ系列符号発生器１２が生成するＭ系列符号Ｍ（Ｍ１〜Ｍ６）の各符号ビットＭ１〜Ｍ６のそれぞれに、各符号ビットＭ１〜Ｍ６の出力先を切り替えるセレクタ３０ａ〜３０ｆを備える。 - 特許庁

When a first parity code of read-out data is different from a first parity code of write-in data, it is found that one memory cell in which two bits data are both errors exists.例文帳に追加

読み出しデータの第１パリティ符号が、書き込みデータの第１パリティ符号と全て異なるときに、記憶している２ビットのデータがともに誤りであるメモリセルが一つ存在することが検出される。 - 特許庁

In the case that pixel values P1 to P9 of nine pixels included in a class code tap is in a state as shown in the figure, first the ADRC generates a class code 101001111 in 9-bits.例文帳に追加

クラスコード用タップに含まれる９画素の画素値Ｐ１乃至Ｐ９が図１５に示すような状態である場合、ます、ＡＤＲＣにより９ビットのクラスコード１０１００１１１１が生成される。 - 特許庁

The detector circuit 64 detects and outputs the picture type to the address register 62, based on picture coding type information which is described 10 bits after a picture start code, according to a detection signal of the picture start code.例文帳に追加

ピクチャタイプ検出回路６４は、ピクチャスタートコードの検出信号を基に、ピクチャスタートコードの１０ｂｉｔ後に記載されているpicture codingtype情報に基づいてピクチャタイプを検出し、アドレスレジスタ６２に出力する。 - 特許庁

Each signal pattern is generated by inputting an output from a counter for successively counting up code bits to the encoder of a prescribed encoding system.例文帳に追加

前記信号パタンは、符号ビットを順次カウントアップするカウンタの出力を所定の符号化方式の符号化器に入力して生成する。 - 特許庁

To provide a system, a method and an apparatus for transferring data and data mask bits in a common frame with a shared error bit code.例文帳に追加

共有されたエラー・ビット・コードをもつ共通フレームにおいてデータおよびデータ・マスク・ビットを転送するシステム、方法および装置を提供する。 - 特許庁

In the MPEG2 system, control codes (a1, a2) are placed next to the head 32 bits (pack start code) and the SCR (System Clock Reference) is arranged after that.例文帳に追加

ＭＰＥＧ２システムでは、先頭の３２ビット（パック開始コード）の次に制御コード（ａ１，ａ２）が配置され、その後にＳＣＲで配置される。 - 特許庁

A boot loader selection code 203 activates one from loaders 202-1 to 202-3 prepared for each interface in response to a combination of selectable bits.例文帳に追加

ブートローダー選択コード２０３は、セレクタブルビットの組み合わせに応じて、インタフェース別に用意されたローダー２０２−１〜３のなかの一つを起動する。 - 特許庁

To code a voice pitch which is a voice coding parameter of analytico- synthetic type, vocal/silent information and amplitude of harmonics spectrum with a small number of bits.例文帳に追加

分析合成型の音声符号化パラメータである音声ピッチ、有声／無声情報、ハーモニクススペクトル振幅を少ないビット数で符号化する。 - 特許庁

In this method, decision of a result by counting the entire number of code bits in a binary number and after that, subtracting 1 from the entire number is included.例文帳に追加

本方法は、２進数での符号ビットの全数をカウントし、その後に、全数から１を差し引くことによって結果を決定するを含む。 - 特許庁