「comparison testing」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

In the testing device, each of a plurality of modules mod_pin includes an expected value comparison part 20 for comparing diagnosis data RDATA_pin, showing a diagnosis result with corresponding expected value data EXP, and outputs comparison determination data CDATA_pin, showing a comparison result by the expected value comparison part 20.例文帳に追加

複数のモジュールｍｏｄ＿ｐｉｎはそれぞれ、その診断結果を示す診断データＲＤＡＴＡ＿ｐｉｎをそれと対応する期待値データＥＸＰと比較する期待値比較部２０を含み、期待値比較部２０による比較結果を示す比較判定データＣＤＡＴＡ＿ｐｉｎを出力する。 - 特許庁

After the delay time is adjusted, an input signal for testing is inputted again, the comparison result data are read again from the comparison result register, and the delay time is confirmed after the adjustment.例文帳に追加

遅延時間が調整された後にテスト用入力信号を再度入力し、比較結果レジスタから比較結果データを再度読み出して、調整後の遅延時間を確認する。 - 特許庁

To provide a testing apparatus which can dynamically control a conditional branch based on a match detection and a conditional determination based on a logical comparison.例文帳に追加

マッチ検出にもとづく条件分岐と、論理比較にもとづく条件判定を動的に制御可能な試験装置を提供する。 - 特許庁

To provide testing vessel which makes a staining process easily executable under a microscope even when the vessel is not moved and also makes the comparison between the localized positions of genes and images of cells easier by easily staining hybridized samples.例文帳に追加

顕微鏡下で検査容器を移動することなく染色工程を行わせることが簡便にできるようにする。 - 特許庁

A comparison circuit 20 stores the comparison result data between the pulse width time of the pulse of an input signal IS for testing inputted to the delay circuit 10, and the delay time of delay signals PM-PN outputted from taps PM-PN in the delay circuit 10 in a comparison result register 30.例文帳に追加

比較回路２０は、遅延回路１０に入力されたテスト用入力信号ＩＳのパルスのパルス幅時間と、遅延回路１０のタップＰM〜ＰNから出力される遅延信号ＰM〜ＰNの遅延時間との比較結果データを、比較結果レジスタ３０に記憶する。 - 特許庁

To perform exact comparison between a flow rate measured by a flowmeter and an actual flow rate offered by a testing device.例文帳に追加

流量計によって測定された流量と試験装置によって提供される実際の流量との間で正確な比較を行うこと。 - 特許庁

To provide a circuit pattern testing apparatus which facilitates convenient and rapid creation of a recipe, comparison and display of images, setting of test regions, or other operations.例文帳に追加

レシピの作成、画像の比較表示、検査領域の設定などを使い勝手よく、かつ迅速に行う回路パターンの検査装置を提供する。 - 特許庁

To provide a semiconductor testing apparatus, capable of reducing the cost of the logical comparator for logical comparison of an LCD driver IC having a large number of driver outputs.例文帳に追加

本発明は、ドライバ出力数の多いＬＣＤドライバＩＣの論理比較する論理比較器のコストを低くできる半導体試験装置を提供する。 - 特許庁

To provide a device evaluation apparatus and method, capable of testing durability of a device which is used in a higher temperature region in comparison with conventional one.例文帳に追加

従来より高温域で用いられるデバイスの耐久性を検証することが可能なデバイス評価装置およびデバイス評価方法を提供する。 - 特許庁

In the gas sensor testing apparatus, the gas volume per gas sensor 11 can be reduced in comparison with an apparatus having a large gas room containing the whole of the sensor.例文帳に追加

このガスセンサ検査装置１は、センサ全体を収容する大型ガス室を有する装置に比べて、１個のガスセンサ１１あたりのガス容積を縮小できる。 - 特許庁

To display a large quantity of measured data to be observed when testing traveling of a train in comparison with at least one of the position and speed of the train.例文帳に追加

列車の走行試験に当たり観測すべき多数の計測データと列車の位置及び速度の少なくとも一方とを対比して表示する。 - 特許庁

To carry out calibration of a consumption sensor allowing restoration to a comparison standard without interrupting operation of a testing base by means of an economical and simple system.例文帳に追加

経済的にかつ簡単な形式で、検査台運転を中断することなしに、比較基準に戻すことのできる消費量センサのキャリブレーションを可能にするようにする。 - 特許庁

To carry out current limiting with high accuracy in comparison with a conventional device by applying a semiconductor device operating at high voltage such as an IC for PDP panel drive in a testing device in regard to a current limiting circuit, and a testing device.例文帳に追加

本発明は、電流制限回路及び試験装置に関し、例えばＰＤＰパネルドライブ用ＩＣ等の高電圧で動作する半導体素子の試験装置に適用して、従来に比して高精度に電流制限することができるようにする。 - 特許庁

A comparison and determination circuit 50 compares an output signal for testing from the selected output circuit, with an output signal for reference from the reference output circuit block 41, and determines whether or not the selected output circuit is faulty, based on the comparison result.例文帳に追加

比較判定回路５０は、選択された出力回路からのテスト用出力信号と、参照出力回路ブロック４１からの参照用出力信号とを比較し、その比較結果に基づき、選択された出力回路が不良か否かを判定する。 - 特許庁

In the semiconductor-testing device where a plurality of DUTs are connected to one pin, a comparison result register is provided for each DUT and fail information is selectively written to the comparison result register when the corresponding DUT is active.例文帳に追加

１つのピンに複数のＤＵＴが接続される半導体試験装置において、 前記ＤＵＴ毎に比較結果レジスタが設けられ、これら比較結果レジスタには対応するＤＵＴがアクティブ状態のとき選択的にフェイル情報が書き込まれることを特徴とする。 - 特許庁

The test condition changing means 16 sets a correction testing condition which is different from a j-th inspection condition, j=j+1, when the comparison result outputted from the characteristics comparing means 15 does not agree, and the correction test conditions is newly set as the j-th test condition this is outputted to the testing means 12, and testing is executed again.例文帳に追加

検査条件変更手段１６は、特徴比較手段１５から出力される比較結果が不一致の場合に、第ｊ検査条件と異なる修正検査条件を設定してｊ＝ｊ＋１とし、この修正検査条件を新たな第ｊ検査条件として検査手段１２に出力し、再検査が実施される。 - 特許庁

A buffer for testing 110 fixes a signal level given to the comparison circuit from the channel exchanger when a plurality of output nodes of the channel exchanger 100 are in an open state.例文帳に追加

テスト用バッファ１１０は、経路交換器１００の複数の出力ノードが開放状態である場合、経路交換器１００から比較回路５０に与えられる信号レベルを固定する。 - 特許庁

The comparison score calculating means 11, an LLR measuring section 14 and a threshold identifying section 16 perform hypothesis testing for each object, and output an identification result to which object each time-series data belongs to.例文帳に追加

比較スコア算出手段11、LLR測定部14および閾値識別部16は、各オブジェクトについての仮説検定を行い、各時系列データがどのオブジェクトのいずれに属するかの識別結果を出力する。 - 特許庁

This semiconductor testing device has a semiconductor testing circuit 101 having a driver 110 for making and outputting a test signal corresponding to a test pattern to a test object device 20, replica drivers 120 and 130 for generating a comparison signal by synthesizing the test signal and a reference signal and resistances 122a, 122b, 132a and 132b.例文帳に追加

本発明にかかる半導体試験装置は、試験パターンに対応する試験信号を生成し試験対象装置２０に出力するドライバー１１０と、試験信号と基準信号とを合成した比較信号を生成するレプリカドライバー１２０，１３０および抵抗１２２ａ，１２２ｂ，１３２ａ，１３２ｂとを備えた半導体試験回路１０１を有する。 - 特許庁

A testing system is provided, wherein a template for performing an image comparison uses the image as the template image which is obtained by photographing the state of the object under test, before being attached to its right place, and the object under test is compared with it initially.例文帳に追加

本発明の検査装置では、画像比較を行うテンプレートを被検物が正しい箇所に取り付けられる前の状態を撮像した画像をテンプレート画像にし、最初に披見物との比較を行うこととした。 - 特許庁

In the semiconductor testing circuit 101, the comparators 141 and 142 compare a response signal with the reference signal by offsetting the test signal included in a synthetic signal and the test signal included in the comparison signal, by inputting the comparison signal and the synthetic signal of synthesizing the test signal and the response signal outputted from the test object device 20.例文帳に追加

半導体試験回路１０１では、コンパレータ１４１，１４２は、試験信号と試験対象装置２０から出力された応答信号とを合成した合成信号と、比較信号とを入力され、合成信号に含まれる試験信号と比較信号に含まれる試験信号とを相殺し応答信号と基準信号とを比較する。 - 特許庁

In the semiconductor testing device for logically comparing the plurality of outputs of a DUT with each expected value at the same timing and testing them, a solving means is provided with a latch means to latch and output the plurality of output of the DUT, a multiplexeer means for receiving the latched outputs and selectively output them, and a logical comparison means to logically compare the selected output with the expected value.例文帳に追加

ＤＵＴの複数出力と、各期待値とを同一タイミングで論理比較して試験する半導体試験装置において、ＤＵＴの複数出力をそれぞれラッチ出力するラッチ手段と、該ラッチ出力を受けて選択出力するマルチプレクサ手段と、該選択出力と期待値とを論理比較する論理比較手段とを設けた解決手段。 - 特許庁

The method for testing a memory by writing and reading test date in and from the memory comprises a comparing step of comparing one of two data continuously read of data sequentially read in synchronization with a clock with another as expected data, and a decision step of deciding a fault of the memory based on a comparison result obtained by the comparison step.例文帳に追加

テストデータをメモリに書き込んで読み出すことでメモリを試験するメモリ試験方法において、クロックに同期して順次読み出されるデータのうち、連続して読み出される２つのデータのうち一方を期待データとして他方と比較する比較ステップと、比較ステップで得られる比較結果に基づいてメモリの不良を判定する判定ステップとを含むように構成する。 - 特許庁

When testing the console 2, a computer unit 28 of the control device 3 reads a test display command DT from a database 24 to transmit the same to the console 2 via a conversion unit 30, and also reads an exact test video signal DTE to supply the same to a comparison means 40.例文帳に追加

制御装置３のコンピュータ・ユニット２８は、コンソール２の検査時に、データベース２４から検査表示コマンドＤＴを読み出し、変換ユニット３０を介してコンソール２に送信し、また的確検査ビデオ信号ＤＴＥを読み出して、比較手段４０に供給する。 - 特許庁

Then, an image quality degradation notification controlling section 107 orders the image forming section 102 to print out a record medium on which a pattern image for testing is formed when the comparison determination section 106 determines that the toner cartridge 40 is the one filled with non-genuine toner.例文帳に追加

そして、画質劣化通知制御部１０７は、比較判定部１０６による判定結果が、非純正品トナーが充填されたトナーカートリッジ４０である場合に、テスト用のパターン画像が形成された記録媒体を、画像形成部１０２に印字出力させる。 - 特許庁

In a drive circuit IC3 of an FET3 which becomes an output switch for testing, a voltage is detected by means of a Zener diode ZD and a resistor R1, and when insufficient voltage is detected from the voltage detection by means of a comparison circuit COM, the FET3 is forcibly turned off by dropping the voltage across the gate and source of the FET3 to zero volt.例文帳に追加

試験用出力スイッチとなるＦＥＴ３のドライブ回路ＩＣ３において、ツェナーダイオードＺＤと抵抗Ｒ_1で電圧を検出し、この電圧検出で比較回路ＣＯＭで電圧不足を検出したときにＦＥＴ３のゲートソース間を０ボルトにしてその強制オフを行う。 - 特許庁

A phase comparison circuit 102 can detect a phase difference between the reference clock signal RCLK and an output signal of the delay line circuit 101, or a phase difference between a testing clock signal TCLK having a frequency lower than the one of the reference clock signal RCLK and the output signal of the delay line circuitry 101.例文帳に追加

位相比較回路１０２は、基準クロック信号ＲＣＬＫとディレイ・ライン回路１０１の出力信号との間又は基準クロック信号ＲＣＬＫより周波数の低い試験クロック信号ＴＣＬＫとディレイ・ライン回路１０１の出力信号との間の位相差を検出可能である。 - 特許庁

To provide a semiconductor-testing device for improving the degree of design freedom and reducing manufacturing costs of a probe card, or the like by enhancing the degree of freedom for correlating a comparator for comparing a signal from a DUT with a prescribed expectation value to a fail memory for storing fail information, namely the comparison result.例文帳に追加

ＤＵＴからの信号と所定の期待値との比較を行う比較器とその比較結果であるフェイル情報を記憶するフェイルメモリとの対応付けの自由度を高め、これによりプローブカード等の設計自由度の向上及び製造コストの削減を図ることができる半導体試験装置を提供する。 - 特許庁

A detachable test fixture 11 formed with a groove in the peripheral surface thereof is provided to be interposed between a sheave 1 and a rope 8 when testing an emergency stop means 3 of an elevator for holding a guide rail in emergency to hinder elevation of an elevator car 2 to reduce traction ability of the sheave 1 in relation to the rope 8 in comparison with that of the normal operation.例文帳に追加

非常時にガイドレールを把持して乗かご２の昇降を阻止するエレベータの非常止め手段３の試験時に、綱車１とロープ８との間に介在され、その外周面に溝が形成される着脱可能な試験用治具１１を備え、綱車１のロープ８に対するトラクション能力をエレベータ通常運転時よりも小さくする。 - 特許庁

The testing device includes a test signal supply circuit 20, a comparison circuit 30 for comparing an output signal output from the output terminal with a reference voltage, a reference voltage setting part 40 for setting the reference voltage at a voltage of a high level side or a low level side, and a load voltage supply circuit 50 for supplying a load voltage to the output signal when the control signal is applied.例文帳に追加

試験装置は、テスト信号供給回路２０と、出力端子から出力された出力信号と基準電圧とを比較する比較回路３０と、基準電圧をハイレベル側またはローレベル側の電圧に設定する基準電圧設定部４０と、制御信号が印加されたとき、出力信号に負荷電圧を供給する負荷電圧供給回路５０とを有する。 - 特許庁

When the gradation voltage test of the semiconductor device having the liquid crystal driving circuit is performed, a gradation voltage (Vx) generated by the gradation voltage generation circuit 16 of the semiconductor device is compared with a comparison voltage (for example, Vx+ΔV) generated for testing the gradation voltage, and a test result is outputted as a binary voltage from the external terminal of the semiconductor device.例文帳に追加

液晶駆動回路を有する半導体装置であって、半導体装置の階調電圧試験時に、半導体装置の階調電圧生成回路１６で生成された階調電圧（Ｖｘ）と階調電圧を試験するために生成された比較電圧（例えばＶｘ＋ΔＶ）とを比較し、試験結果を２値電圧として半導体装置の外部端子から出力することを特徴とする。 - 特許庁