「connected node」に関連した英語例文の一覧と使い方(30ページ目) - Weblio英語例文検索

An output buffer circuit 4 in the output circuit of the semiconductor device includes a P channel MOS transistor 27.1 and a resistive element 29.1 connected in series between a line of a power supply level VDD and an output node N12.例文帳に追加

この半導体装置の出力回路において、出力バッファ回路４は、電源電位ＶＤＤのラインと出力ノードＮ１２との間に直列接続されたＰチャネルＭＯＳトランジスタ２７．１および抵抗素子２９．１を含む。 - 特許庁

In the case of extending the capacity, the main transmission apparatus 10 is connected to an extended sub transmission apparatus 20 via an internal network 30 that is independent of the user network 31 and the management network 32 and makes communication by generating a virtual node 40 having one NSAP address.例文帳に追加

容量増設時には、ユーザネットワーク３１及び管理ネットワーク３２とも独立した内部ネットワーク３３を介して、増設された装置２０と接続して、１つのＮＳＡＰアドレスを持つ仮想ノード４０を生成して通信を行う。 - 特許庁

In contrast, if a surge voltage of a negative polar common mode is impressed to the communication lines L1, L2, a protective element 9 connected between a node 2 and a terminal 3 works in the reverse direction so that the surge voltage is absorbed by the protective element 9.例文帳に追加

通信線Ｌ１，Ｌ２に負極性のコモンモードのサージ電圧が印加されたときには、ノードＮ２と端子３の間に接続された防護素子９が逆方向となり、サージ電圧はこの防護素子９で吸収される。 - 特許庁

An A-group of a plurality of P-channel transistors 1 and a B-group of a plurality of P-channel transistors 2 are connected between a power potential VCC and a ground, and an output signal SUBUP is obtained from a node C via two inverters 3.例文帳に追加

電源電位ＶＣＣと接地との間に、Ａ群の複数個のＰチャネルトランジスタ１と、Ｂ群の複数個のＰチャネルトランジスタ２とは接続されており、ノードＣから２個のインバータ３を介して出力信号ＳＵＢＵＰが得られる。 - 特許庁

Thus, by changing a connection state of the other end of the capacitor in accordance with an operation state of the semiconductor memory device, influence on operation speed of the semiconductor memory device by the capacitor connected to the memory node can be suppressed.例文帳に追加

このように、半導体記憶装置の動作状態に応じて、容量の他端の接続状態を変更することで、記憶ノードに接続される容量が半導体記憶装置の動作速度に与える影響を抑えることができる。 - 特許庁

A DVTR 1 establishes connection with a node (PC1) selected by a user out of nodes (PC1, DTV3) connected to a 1394 cable and transmits information indicating the selection of the PC1 to the PC1 through the connection established with the PC1.例文帳に追加

DVTR１は、１３９４ケーブルに接続されるノード（PC１、DTV３）からユーザにより選択されたノード（PC１）とのコネクションを確立し、PC１との間で確立されたコネクションにより、PC１が選択されている旨を示す情報をPC１に対して伝送する。 - 特許庁

The data processing unit 900, that consists of an IEEE1394 serial bus and receives at least digital data on a network, recognizes whether it receives the transmission stream sent from a node connected to a specific connection port, even after re-configuration of the network resulting from bus reset of the IEEE 1394 serial bus, when the processing unit receives the transmission stream sent from the node connected to the specific connection port.例文帳に追加

ＩＥＥＥ１３９４シリアルバスにより構築されたネットワーク上でデジタルデータを少なくとも受信するデータ処理装置において、特定の接続ポートに接続されたノードが送信する伝送ストリームを受信している場合、前記ＩＥＥＥ１３９４シリアルバスのバスリセットによるネットワークの再構築後も、前記特定の接続ポートに接続されたノードが送信する伝送ストリームを受信しているかどうかを認識することを特徴とするデータ処理装置９００。 - 特許庁

This bias circuit is provided with: a voltage stabilizing part connected from a control voltage input terminal through a current limiting resistance to a ground potential; an emitter follower for bias supply whose base is connected through the resistance to a node between the current limiting resistance and the voltage stabilizing part; and a current limiting part connected between the base and emitter of the emitter follower for bias supply.例文帳に追加

本発明のバイアス回路は、制御電圧入力端子から電流制限抵抗を介して接地電位との間に接続される電圧安定部と、前記電流制限抵抗と電圧安定部の間のノードと抵抗を介しベースが接続されるバイアス供給用エミッタフォロワと、前記バイアス供給用エミッタフォロワのベースとエミッタの間に接続される前記電流制限部とを有している。 - 特許庁

The buck switching regulator includes an amplifier comparing a feedback voltage to a reference voltage and generating an output voltage on an output terminal, a first capacitor and a first resistor connected in series between the switch output node and the output terminal of the amplifier, and a second capacitor coupled between the DC output voltage node and the output terminal of the amplifier.例文帳に追加

このバックスイッチング型電圧調整器は、饋還電圧を基準電圧を比較して出力端子に出力電圧を生ずる増幅器と、上記スイッチ出力ノードと上記増幅器の出力端子との間に直列接続で挿入した第１のキャパシタおよび第１の抵抗器と、ＤＣ出力電圧ノード・増幅器出力端子間に接続した第２のキャパシタとを含む。 - 特許庁

To match the transmitting order of request packets with the starting order of execution of request packets in a multiprocessor system in which at least two nodes of a plurality of nodes connected by a loop-shaped communication path are configured of processors, and data communication between nodes can be performed by transmitting a packet onto the communication path from a transmitting source node toward a transmitting destination node.例文帳に追加

ループ状の通信経路により接続された複数ノードのうち、少なくとも２以上のノードがプロセッサで構成されており、送信元のノードから送信先のノードに向けて前記通信経路上にパケットを送出することにより、ノード間のデータ通信を行うことが可能なマルチプロセッサシステムにおいて、リクエストパケットの送出順とリクエストパケットの実行の開始順を一致させる。 - 特許庁

Information is written to the memory cell by turning on the writing transistor, supplying a potential to a node where a source electrode (or a drain electrode) of the writing transistor, one of electrodes of the capacitor, and a gate electrode of the reading transistor are electrically connected to each other, and thereafter, turing off the writing transistor so that a predetermined amount of charge is held in the node.例文帳に追加

メモリセルへの情報の書き込みは、書き込み用トランジスタをオン状態とすることにより、書き込み用トランジスタのソース電極（またはドレイン電極）と、容量素子の電極の一方と、読み出し用トランジスタのゲート電極とが電気的に接続されたノードに電位を供給した後、書き込み用トランジスタをオフ状態とすることにより、ノードに所定量の電荷を保持させることで行う。 - 特許庁

Writing to the memory cell is performed such that potential is supplied to a node at which a source electrode (or a drain electrode) of the writing transistor, one of electrodes of the capacitative element, and a gate electrode of the reading transistor are electrically connected by setting an ON state of the writing transistor and then the node is made to retain a predetermined amount of electric charge by setting an OFF state of the writing transistor.例文帳に追加

メモリセルへの書き込みは、書き込み用トランジスタをオン状態とすることにより、書き込み用トランジスタのソース電極（またはドレイン電極）と、容量素子の電極の一方と、読み出し用トランジスタのゲート電極とが電気的に接続されたノードに電位を供給した後、書き込み用トランジスタをオフ状態とすることにより、ノードに所定量の電荷を保持させることで行う。 - 特許庁

An inverter circuit for inverting a sense amplifier activation signal or the inversion signal thereof and applying the inverted signal to the substrate of each transistor for precharge is provided, an nMOSFET source terminal of each inverter circuit is connected to an output node of the latch circuit, and reuses substrate leak current caused to flow to the output node from the substrate of each transistor for precharge through an nMOSFET during precharging.例文帳に追加

センスアンプ活性化信号又はその反転信号を反転して各プリチャージ用トランジスタの基板に印加するインバータ回路を備え、各インバータ回路のｎＭＯＳＦＥＴのソース端子はラッチ回路の出力ノードに接続され、プリチャージ時に各プリチャージ用トランジスタの基板からｎＭＯＳＦＥＴを介して出力ノードに流れる基板リーク電流を再利用する。 - 特許庁

A communication system includes: a plurality of nodes transferring packets; a terminal accessing a network by connecting to at least one of the plurality of nodes; and a control device making a node of the plurality of nodes on a transfer path of the packets transmitted by the terminal perform packet transfer, according to a request from a node of the plurality of nodes to which the terminal is connected.例文帳に追加

通信システムは、パケットを転送する複数のノードと、前記複数のノードの少なくとも１つに接続してネットワークにアクセスする端末と、前記複数のノードのうち前記端末が接続されたノードからの要求に応じて、前記複数のノードのうち、前記端末から送信されたパケットの転送経路上のノードを制御してパケット転送を行わせる制御装置とを含む。 - 特許庁

The test circuit includes: first and second resistive elements connected between differential signals output from a differential buffer and first and second test channels of a tester; a first node between the first resistive element and the first test channel; a second node between the second resistive element and the second test channel; and a capacitive element between the first and second nodes.例文帳に追加

テスト回路は、差動バッファから出力される差動信号の各々とテスタの第１および第２のテストチャネルとの間にそれぞれ接続された第１および第２の抵抗素子と、第１の抵抗素子と第１のテストチャネルの間の第１のノードと、第２の抵抗素子と第２のテストチャネルの間の第２のノードと、の間に接続された容量素子とを備えている。 - 特許庁

To provide a node apparatus wherein reception processing sections with different rearrangement capability of received packets are intermingled, in a packet transmission system wherein node apparatuses are connected by parallel multiplex transmission paths, transmission packets each attached with a sequence number are shared with/transmitted through the parallel multiplex transmission paths and the packets are rearranged in the order corresponding to transmission on the basis of the sequence number at reception.例文帳に追加

ノード装置を並列多重伝送路で接続し、送信パケットは順序番号を付加した後並列多重伝送路に振り分けて伝送され、受信時に該順序番号に基づいてパケットを送信順に並べ替えるパケット伝送システムにおいて、受信パケットの並べ替え能力が異なる受信処理部を混在させることが可能なノード装置を実現することを目的とする。 - 特許庁

To provide a 2nd-generation small-electric-power data communication system and wireless LAN system (Bluetooth) which provide a function of efficiently carrying out all-inclusive management relating to roaming (communication path change) of many base stations (node) and slave stations (mobile terminal) connected to the base stations (node) on the base station sides and actualize a safe and secure roaming function.例文帳に追加

この発明は、本発明は、多くの基地局（ノード）とその基地局（ノード）に接続されている子局（移動端末）のローミング（通信経路変更）に関する統括管理を基地局側で効率よく実施できる機能を提供すると共に、安全且つ確実なローミング機能を実現することが出来る第二世代小電力データ通信システム／ワイヤレスＬＡＮシステム（ブルートゥース）を提供することを目的とする。 - 特許庁

To provide a method for processing authentication with an IPv6 network by which an authentication organization that takes charge of security with an IPv6 security network notifies security information while initially authenticating a node to be connected to the IPv6 security network and each node authenticated by the authentication organization can perform communication through mutual authentication without going through the authentication organization, and a device for processing authentication with the IPv6 network.例文帳に追加

ＩＰｖ６保安網で保安を担当する認証機関が、ＩＰｖ６保安網に接続するノードを初期認証しながら、保安情報を知らせて、認証機関で認証を受けた各ノードが認証機関を通じないで、相互認証を通じて通信ができるようにするＩＰｖ６ネットワークで認証を処理する方法及びその装置を提供する。 - 特許庁

A link device 211 formed of a 4-node rotation link mechanism is arranged at the tip of a boom 205 of a base machine 201, a hydraulic motor 213 is installed to the link device 211, and the excavating shaft 1 having an excavating blade 11 is connected to a rotating shaft of the motor.例文帳に追加

ベースマシン２０１のブーム２０５の先端部２０６に、四節回転連鎖機構からなるリンク装置２１１を設け、このリンク装置２１１に油圧モーター２１３を取付け、その回転軸に、掘削翼１１を備えた掘削軸１を接続した。 - 特許庁

Each switched capacitor amplifier section 20 includes: an electronic charge detection node 8 to which an output terminal of each transfer transistor 2 of a corresponding pixel group X(n) is connected in common; an amplifier section 3; a reset transistor 6; a first capacitive element 7; and a selection transistor 5.例文帳に追加

各スイッチトキャパシタアンプ部２０は、対応する画素群Ｘ（ｎ）の各転送トランジスタ２の出力端子が共通に接続された電荷検出ノード８と、増幅部３と、リセットトランジスタ６と、第１キャパシタンス素子７と、選択トランジスタ５を有する。 - 特許庁

First difference currents IOP(=IM-IP≥0) obtained by subtracting the second reference current IP from the first reference current IM flow through a PMOS transistor TP1 whose drain is connected to a node N1 between the first and the second current sources 10a and 20a.例文帳に追加

第１及び第２電流源１０ａ，２０ａ間のノードＮ１にドレインが接続されるＰＭＯＳトランジスタＴＰ１には、第１基準電流ＩＭから第２基準電流ＩＰを減算した第１差分電流ＩＯＰ（＝ＩＭ−ＩＰ≧０）が流れる。 - 特許庁

The source-drain path of a 1st phasing auxiliary drive transistor TR N508 is connected between a 1st auxiliary drive node 516 and the VSS voltage.例文帳に追加

出力バッファ回路は、第１の予備駆動ノードの電位に応じて出力ノードを第１の論理レベルに駆動する第１の駆動トランジスタと、第２の予備駆動ノードの電位に応じて出力ノードを第２の論理レベルに駆動する第２の駆動トランジスタとを含む。 - 特許庁

At the tip portion 206 of a boom 205 of a base machine 201, link equipment 211 comprising 4-node rotation chain mechanism is provided, a hydraulic motor 213 is attached to this link equipment 211, and an excavating shaft 1 equipped with excavating vane 11 is connected to this rotation shaft.例文帳に追加

ベースマシン２０１のブーム２０５の先端部２０６に、四節回転連鎖機構からなるリンク装置２１１を設け、このリンク装置２１１に油圧モーター２１３を取付け、その回転軸に、掘削翼１１を備えた掘削軸１を接続した。 - 特許庁

A noninverting input terminal of the comparator 25 is connected to a connection node of the current source 21 and the capacitor 22, the reference voltage Vref is applied to an inverting input terminal of the comparator 25, and an output signal of the comparator 25 is supplied to the switching element.例文帳に追加

比較器２５の非反転入力端子は電流源２１とキャパシタ２２の接続ノードが接続され、比較器２５の反転入力端子には基準電圧Ｖrefが印加され、比較器２５の出力信号がスイッチング素子に供給される。 - 特許庁

To provide a process for fabricating a semiconductor device in which the number of fabrication steps is decreased as compared with prior art by performing a patterning step and a recess step of a substrate region connected with a storage node contact plug, which had been performed in two chambers, in one chamber.例文帳に追加

２つのチャンバ内で行っていた、パターニング工程とストレージノードコンタクトプラグが接続される基板領域のリセス工程とを１つのチャンバ内で行い、従来よりも工程数が減少した半導体装置の製造方法を提供すること。 - 特許庁

The reception means 51 is connected with the communication network, and receives an order table which stores the order of nodes in a group of nodes including other sensor nodes for detecting random information and its own node in association with communication addresses of the nodes.例文帳に追加

受信手段５１は、前記通信ネットワークに接続され、任意の情報を検知する他のセンサノード及び自ノードを含むノード群内での各ノードの順番と、各ノードの通信アドレスと、を対応づけて記憶する順番テーブルを受信する。 - 特許庁

The bidirectional ESD power clamp includes a conductive path connected between first and second nodes, and a semiconductor structure (Big NFET, Big PFET) having a triggering node via which the conductive path can be triggered.例文帳に追加

本発明は、第１のノードと第２のノードとの間に接続された導電性経路と、導電性経路をトリガすることができるトリガノードとを有する半導体構造（大きいＮＦＥＴ、大きいＰＦＥＴ）を備える双方向ＥＳＤパワークランプに関する。 - 特許庁

Routers 11, 12 receive a packet wherein an edge node that becomes a destination is not specified at all, selects one packet transfer destination from among routers and edge nodes connected thereto, and transmits the received packet to the packet transfer destination.例文帳に追加

ルータ１１，１２は、宛先となり得るエッジノードが全く特定されていないパケットを受信し、自己と接続されるルータ及びエッジノードの中からパケット転送先を１つ選択し、該パケット転送先へ受信パケットを送信することを特徴とする。 - 特許庁

Gate terminals of the n-type MIS transistors M1 and M2 are connected to the output node OUTT and OUTB through coupling capacitors CG1 and CG2, respectively, and a bias voltage VBIAS is applied through resistors RG1 and RG2.例文帳に追加

ｎ型ＭＩＳトランジスタＭ１及びＭ２のゲート端子は、それぞれ結合容量ＣＧ１及びＣＧ２を介して出力ノードＯＵＴＴ及びＯＵＴＢと接続され、抵抗ＣＧ１及びＣＧ２を介してバイアス電圧ＶＢＩＡＳが印加される。 - 特許庁

A selector circuit 52 determines the first/second selection condition under the control of the control signal S50, and selects one out of a D-pad 31 and the node N1 to be connected electrically to a drain terminal ND of the measuring objective NMOS transistor MT.例文帳に追加

セレクタ回路５２は制御信号Ｓ５０の制御下で第１／第２の選択状態が決定され、Ｄパッド３１及びノードＮ１のうち、一方を選択して測定対象ＮＭＯＳトランジスタＭＴのドレイン端子ＮＤに電気的に接続する。 - 特許庁

In a motor driving device, a rotation detection signal S3 asserted for every electric angle of 60 degrees is generated by comparing electromotive force generated in each end of coils of star-connected U, V, and W phases with mid-point voltage generated in a common connection node of the three coils.例文帳に追加

スター結線されるＵ、Ｖ、Ｗ相のコイルそれぞれの一端に生ずる逆起電力を、３つのコイルの共通接続ノードに生ずる中点電圧と比較し、電気角６０度ごとにアサートされる回転検出信号Ｓ３が生成される。 - 特許庁

The capacitor 31 is provided with a lower electrode layer 14b electrically connected to a storage node 51 held at the potential of stored data in the static type memory cell and an upper electrode layer 20 facing the lower electrode layer 14b across a dielectric layer 19.例文帳に追加

キャパシタ３１は、スタティック型メモリセルの記憶データの電位に保持される記憶ノード５１に電気的に接続される下部電極層１４ｂと、下部電極層１４ｂと誘電体層１９を挟んで対向する上部電極層２０とを有している。 - 特許庁

To provide a content distribution and preservation system capable of reducing loads of a network and a repeater such as a router even when many node devices are connected to one line constituting the network through the repeater such as a router.例文帳に追加

ネットワークを構成する１つの回線にルータ等の中継装置を通じて多くのノード装置が接続している場合であっても、ネットワーク及びルータ等の中継装置の負荷を低減させることが可能なコンテンツ分散保存システムを提供する。 - 特許庁

By connecting the gate of a drive transistor T3 and one of own terminals and applying a non-forward bias to the drive transistor T3, the voltage of a node N1, connected to the gate of the drive transistor T3 is set to an offset level, corresponding to the Vth of the drive transistor.例文帳に追加

駆動トランジスタＴ3のゲートと自己の一方の端子とを接続し、駆動トランジスタＴ3に非順バイアスを印加することにより、駆動トランジスタＴ3のゲートに接続されたノードＮ1の電圧を駆動トランジスタのＶthに応じたオフセットレベルに設定する。 - 特許庁

The high-breakdown voltage P-type FETs 60-1 to 60-z are connected between the power supply NVDD3 and an power supply output node NVDD2, to respectively supply a voltage VDD3, according to the output signals "L" from the high-voltage inverters 50-1 to 50-z.例文帳に追加

高耐圧Ｐ型ＦＥＴ６０−１〜６０−ｚは、電源ＮＶＤＤ３と電源出力ノードＮＶＤＤ２間に接続され、それぞれ、高圧インバータ５０−１〜５０−ｚからの出力信号“Ｌ”に応じて電圧ＶＤＤ３を供給する。 - 特許庁

The first capacitor circuit 1 and the second capacitor circuit 2 are connected in series each other, both ends of a series circuit therein are led to input terminals T1, T2, and a node P1 in the series circuit is led to an output terminal T3.例文帳に追加

第１のコンデンサ回路１及び第２のコンデンサ回路２は、互いに直列に接続され、その直列回路の両端が入力端子Ｔ１、Ｔ２に導かれ、直列回路内の接続点Ｐ１が出力端子Ｔ３に導かれている。 - 特許庁

In the case of extending the capacity, the sub transmission apparatus 20 is connected to the main transmission apparatus 10 via the internal network 33 to produce the virtual node 40 and shares the same NSAP address as that of the main transmission apparatus 10 on the management network 32 to make communication.例文帳に追加

副伝送装置２０は、容量増設時には、内部ネットワーク３３を介して主伝送装置１０と接続して仮想ノード４０を生成し、管理ネットワーク３２上で主伝送装置１０と同一ＮＳＡＰアドレスを共有して通信を行う。 - 特許庁

A storage node 1 connected electrically to one of source/drain regions 12 of a MOS transistor 20 is formed along a sidewall and a bottom wall of an aperture 6 formed in a silicon nitride film 24, a BPTEOS film 4 and a TEOS film 5.例文帳に追加

ＭＯＳトランジスタ２０のソース／ドレイン領域１２の一方に電気的に接続されたストレージノード１は、シリコン窒化膜２４、ＢＰＴＥＯＳ膜４およびＴＥＯＳ膜５に設けられた開口部６の側壁および底壁に沿って形成されている。 - 特許庁

The first branch includes at least two transistors and at least two resistors that are all connected in series between the first and second current sources, to define a first node between adjacent resistors that is configured to transmit and receive differential signals.例文帳に追加

第１ブランチは、第１電流源と第２電流源との間に直列接続される少なくとも二つのトランジスタ及び隣接する少なくとも二つの抵抗を備え、隣接した抵抗の間の第１ノードで差動信号を送受信する。 - 特許庁

The second branch also includes at least two transistors and at least two resistors that are all connected in series between the first and second current sources, to define a second node between adjacent resistors that is also configured to transmit and receive differential signals.例文帳に追加

第２ブランチは、第１電流源と第２電流源との間に直列接続される少なくとも二つのトランジスタ及び隣接する少なくとも二つの抵抗を備え、隣接した抵抗の間の第２ノードで差動信号を送受信する。 - 特許庁

A selector circuit 53 determines the first/second selection condition under the control of the control signal S50, and selects one out of a B-pad 39 and a node N2 to be connected electrically to a backgate terminal NB of the measuring objective NMOS transistor MT.例文帳に追加

セレクタ回路５３は制御信号Ｓ５０の制御下で第１／第２の選択状態が決定され、Ｂパッド３９及びノードＮ２のうち、一方を選択して測定対象ＮＭＯＳトランジスタＭＴのバックゲート端子ＮＢに電気的に接続する。 - 特許庁

The duplication nodes constitute one or more groups connected by a logical tree structure for indicating an updating route, and when an updating request is propagated, propagate the updating request to all the nodes other than the node which propagates the updating request.例文帳に追加

複製ノードは、更新経路を示す論理的な木構造によって接続された一以上のグループを構成し、更新要求が伝搬されると更新要求を伝搬してきたノード以外の全てのノードに対して更新要求を伝搬する。 - 特許庁

By connecting the gate of a driving transistor T3 and one of its own terminals and applying a non-forward bias to the driving transistor T3, the voltage of a node N1 connected to the gate of the driving transistor T3 is set to an offset level corresponding to the Vth of the driving transistor.例文帳に追加

駆動トランジスタＴ3のゲートと自己の一方の端子とを接続し、駆動トランジスタＴ3に非順バイアスを印加することにより、駆動トランジスタＴ3のゲートに接続されたノードＮ1の電圧を駆動トランジスタのＶthに応じたオフセットレベルに設定する。 - 特許庁

To provide a data transfer control device, which will not cause the cycle of link scan time or the load of data transfer on a CPU to increase, even in a state where the data quantity to be transmitted and received in a node connected to a real-time network is increasing.例文帳に追加

リアルタイムネットワークに接続されるノードで送受信されるデータ量が増大している状況下でも、リンクスキャンタイムの周期を増大させず、またＣＰＵにかかるデータ転送の負荷を増大させないデータ転送制御装置を得ること。 - 特許庁

In a transmission system, one master node 102 and a plurality of slave nodes 104-1 to n are connected to a transmission path 110 in an active system and to a transmission path 120 in a spare system via a plurality of branch parts 106-1 to n.例文帳に追加

本発明の一実施形態による伝送システムでは、１つの親ノード１０２と複数の子ノード１０４−１〜ｎが、複数の分岐部１０６−１〜ｎを介して、現用系の伝送路１１０と予備系の伝送路１２０に接続されている。 - 特許庁