「connected node」に関連した英語例文の一覧と使い方(31ページ目) - Weblio英語例文検索

A filling level measuring device 1 suitable especially for a pulse signal is equipped with the signal generation device 10, the transmission/reception device 20 and the sampling device 30, which are connected by a coupling device 40 having at least one line node 210.例文帳に追加

特にパルス信号に適した充填レベル計測装置１は、信号生成装置１０と送受信装置２０とサンプリング装置３０とを備え、これらが少なくとも一つのラインノード２１０を有するカプリング装置４０によって接続されている。 - 特許庁

A storage node 1 connected electrically to one of source/drain regions 12 of a MOS transistor 20 is formed along a sidewall and a bottom wall of an aperture 6 formed in a silicon nitride film 24, a BPTEOS film 4 and a TEOS film 5.例文帳に追加

ＭＯＳトランジスタ２０のソース／ドレイン領域１２の一方に電気的に接続されたストレージノード１は、シリコン窒化膜２４、ＢＰＴＥＯＳ膜４およびＴＥＯＳ膜５に設けられた開口部６の側壁および底壁に沿って形成されている。 - 特許庁

In the variable valve train 30 for the internal combustion engine, a four node link part 31 is deformed by movement of a third arm 43 connected to a third connecting pin 38 and distance between a second connecting pin 37 and a fourth connecting pin 39 is changed.例文帳に追加

内燃機関の可変動弁機構３０では、第３連結ピン３８に連結された第３アーム４３が移動されることで、４節リンク部３１が変形され、第２連結ピン３７と第４連結ピン３９との距離が変更される。 - 特許庁

A selector circuit 51 determines the first/second selection condition under control of a control signal S50, and selects one out of an S-pad 35 and a node N1 to be connected electrically to a source terminal NS of a measuring objective NMOS transistor MT.例文帳に追加

セレクタ回路５１は、制御信号Ｓ５０の制御下で第１／第２の選択状態が決定され、Ｓパッド３５及びノードＮ１のうち、一方を選択して測定対象ＮＭＯＳトランジスタＭＴのソース端子ＮＳに電気的に接続する。 - 特許庁

In the quasi-resonance RCC type switching power supply, a capacitor 15, a resistive element 16, and an inductor 8 are connected in series between one terminal of a feedback winding 14 of a transformer 11 and the gate of a main switching element 9, and a capacitor 7 is connected between a node N4 between the resistive element 16 and the inductor 8 and the source of the main switching element 9.例文帳に追加

この擬似共振型ＲＣＣ方式スイッチング電源では、トランス１１の帰還巻線１４の一方端子と主スイッチング素子９のゲートとの間にコンデンサ１５、抵抗素子１６、およびインダクタ８を直列接続し、抵抗素子１６とインダクタ８の間のノードＮ４と主スイッチング素子９のソースとの間にコンデンサ７を接続する。 - 特許庁

A zero cross detecting circuit 11 is equipped with a second zener diode ZD2 of which the cathode is connected to one end of a commercial power source AC, a diode D1 and a resistor R3 constituting a power circuit 10 and resistors R4 and R5 connected in series between the anode of the second zener diode D2 and the node of resistors R2 and R3.例文帳に追加

ゼロクロス検出回路１１は、商用電源ＡＣの一端にカソードが接続された第２のツェナーダイオードＺＤ２と、電源回路１０を構成するダイオードＤ１及び抵抗Ｒ３と、第２のツェナーダイオードＺＤ２のアノードと抵抗Ｒ２，Ｒ３の接続点との間に直列接続された抵抗Ｒ４，Ｒ５とを備える。 - 特許庁

A system node is provided with an asynchronous transfer mode switch device (ATM-SW) 11, a header converter 12 and line demultiplexers 13a and 13b, counter stations 14a and :14b are connected through the ATM-SW to the line demultiplexers and further, the line demultiplexers are connected through the header converter to the ATM-SW.例文帳に追加

システムシステムノードには非同期転送モードスイッチ装置（ＡＴＭ−ＳＷ）１１、ヘッダ変換装置１２、及び回線多重分離装置１３ａ、１３ｂが備えられ、対向局１４ａ、１４ｂはＡＴＭ−ＳＷを介して回線多重分離装置に接続されており、線多重分離装置はさらにヘッダ変換装置を介してＡＴＭ−ＳＷに接続されている。 - 特許庁

The D/A converter circuit includes: a capacitor array section 41 having a plurality of capacitors connected at one end to an output node; a switch array section 51 having a plurality of switch elements connected to the other ends of the plurality of capacitors of the capacitor array section 41 and switch-controlled in response to input digital data; and a control circuit 20 for switch-controlling the switch array section 51.例文帳に追加

Ｄ／Ａ変換回路は、出力ノードに一端が接続される複数のキャパシターを有するキャパシターアレイ部４１と、キャパシターアレイ部４１の複数のキャパシターの他端に接続され入力デジタルデータに応じてスイッチ制御される複数のスイッチ素子を有するスイッチアレイ部５１と、スイッチアレイ部５１のスイッチ制御を行う制御回路２０を含む。 - 特許庁

To enable accessing to a virtual physical disk by an addressing method similar to the one in the case that a client node accesses to a storage of a physical disk of itself or a storage connected via a storage network, in respect to a sharing method of the physical disk when a plurality of client nodes access to the physical disk connected via the network.例文帳に追加

複数のクライアントノードが、ネットワークを介して接続された物理ディスクにアクセスする際の物理ディスクの共有方法に関し、クライアントノードが自装置の物理ディスクまたはストレージネットワークを介して接続されたストレージにアクセスする場合と同様のアドレス指定方法により、仮想的な物理ディスクへのアクセスを可能とすることを目的とする。 - 特許庁

Information is written or rewritten to the memory cell by turning on the write transistor and applying a potential to a node where one of a source electrode and drain electrode of the write transistor, one electrode of the capacitor, and a gate electrode of the read transistor are electrically connected to one another, and then turning off the write transistor so that the prescribed amount of charge is held in the node.例文帳に追加

該メモリセルへの情報の書き込み及び書き換えは、書き込み用トランジスタをオン状態とすることにより、書き込み用トランジスタのソース電極またはドレイン電極の一方と、容量素子の電極の一方と、読み出し用トランジスタのゲート電極とが電気的に接続されたノードに電位を供給し、その後、書き込み用トランジスタをオフ状態とすることにより、ノードに所定量の電荷を保持させることで行う。 - 特許庁

With respect to the communication system where a plurality of nodes connected via a network performs multicast communication using a common symmetric key cryptosystem, an authentication monitoring device which communicates with a transmission node by using a peculiar symmetric key cryptosystem and adds an authentication code to a received packet to transfer the packet and authenticates the transmission node on the basis of the authentication code to detect a forged packet is provided in the network.例文帳に追加

ネットワークを介して接続された複数のノードが共通の対称鍵暗号を用いてマルチキャスト通信を行う通信システムにおいて、前記ネットワークに、送信ノードとの間で固有の対称鍵暗号を用いて通信を行うとともに受信したパケットに認証子を付加して転送し、この認証子に基づき前記送信ノードを認証して偽造パケットを検出する認証監視装置を設けた。 - 特許庁

Resistors R1, R2 are connected in series between a node VRTin receiving a high level reference voltage VRT and a node VRBin receiving a low level reference voltage VRB independently of n series resistors (r) used to produce a reference voltage for each sub analog/digital converter 9 so as to generate a DC bias voltage VRT1 to bias an AC component of an external analog input signal VA.例文帳に追加

各サブＡ／Ｄコンバータ９のリファレンス電圧を発生するｎ個の直列抵抗ｒとは独立に高電位側リファレンス電圧ＶＲＴを受けるノードＶＲＴｉｎと低電位側リファレンス電圧ＶＲＢを受けるノードＶＲＢｉｎとの間に直列抵抗Ｒ１，Ｒ２を直列に接続することにより、外部アナログ入力信号ＶＡの交流成分をバイアスする直流バイアス電圧ＶＲＴ１を生成する。 - 特許庁

A node 10 connected to one or more other nodes 10 via a multiplex communication line 12 and receiving output signal data of a sensor 30 or the like is caused to transmit a diagnosis commission frame including the input signal data, a diagnosis ID for specifying the contents of fault diagnosis to be executed and an identification ID for specifying the own node 10, onto the multiplex communication line 12 for every predetermined time.例文帳に追加

他の一以上のノード１０と多重通信線１２を介して接続されると共に、センサ等３０の出力信号データが入力されるノード１０に、一定時間ごとに、その入力された信号データと実行すべき故障診断の内容を指定する診断ＩＤと自ノード１０を特定する識別ＩＤとを含む診断委託フレームを多重通信線１２上へ送出させる。 - 特許庁

In a network environment wherein address setting of a plurality of devices connected to the network is controlled, a detailed device information display part 303 investigates whether or not an address set by communicating with the other device is double used in the other node within the network and when it is detected that the address is double used in the other node, the overlapped state of the set intrinsic address is reported.例文帳に追加

ネットワークに接続された複数のデバイスのアドレス設定を制御するネットワーク環境で、デバイス詳細情報表示部３０３が各デバイスとの通信により設定されたアドレスがネットワーク中の他のノードで重複使用されているかどうかを調査して他のノードで重複使用されていると検出された場合に、設定された固有のアドレスが重複状態であることを通知する構成を特徴とする。 - 特許庁

A mobile communication method includes a step in which, when an relay node RN in an "idle state" receives an "(RRC) paging message" addressed thereto from a radio base station DeNB, the relay node RN transitions to a "connected state", and initiates transmission via an access line towards a mobile station UE after performing prescribed configuration processing by means of interaction with the radio base station DeNB.例文帳に追加

本発明に係る移動通信方法は、「Ｉｄｌｅ ｓｔａｔｅ」のリレーノードＲＮが、無線基地局ＤｅＮＢから自身宛ての「（ＲＲＣ）Ｐａｇｉｎｇ ｍｅｓｓａｇｅ」を受信した場合に、「Ｃｏｎｎｅｃｔｅｄ ｓｔａｔｅ」に遷移し、無線基地局ＤｅＮＢとの間で所定の設定処理を行った後、移動局ＵＥ向けのアクセス回線に対する送信を開始する工程を有する。 - 特許庁

In a signal potential converting circuit for a DRAM, a P-channel MOS transistor(TR) 5 is connected in parallel to a P-channel MOS TR 6 for charging a node N6 and turned on in a pulsating way in response to a leading edge of an input signal VI.例文帳に追加

ＤＲＡＭの信号電位変換回路において、ノードＮ６を充電するためのＰチャネルＭＯＳトランジスタ６にＰチャネルＭＯＳトランジスタ５を並列接続し入力信号ＶＩの立上がりエッジに応答してＰチャネルＭＯＳトランジスタ５をパルス的に導通させる。 - 特許庁

A signal processing unit 1003 detects a connection state (a state that a camera 1001 with any attribute is connected to a connection node 1002 at a position of the vehicle) on the basis of positions of connection nodes 1002 and the attribute of each camera 1001.例文帳に追加

信号処理装置１００３は、各接続ノード１００２の位置と、各カメラ１００１の属性とに基づいて、接続状態（車両のどの位置にある接続ノード１００２にどのような属性を持ったカメラ１００１が接続されているか）を検出する。 - 特許庁

The source terminal of the N-type MOS transistor 160 is connected to the ground potential level; a set signal is supplied to the gate terminal in a pixel unit only for the flip-flop FF corresponding to the pixel for writing and this set signal brings the node 1 into the ground potential level.例文帳に追加

Ｎ型ＭＯＳトランジスタ１６０のソース端子は接地電位レベルに接続され、ゲート端子には書き込み対象の画素に対応するフリップフロップＦＦにのみ、画素単位でセット信号が供給され、このセット信号によりノードＮ１は接地電位レベルとされる。 - 特許庁

A shaft 20 is arranged in the diametrical direction passing through the circular arc center of the circular arc-shaped rail 25a of the cylindrical base 17, and a second node 22 is connected to the shaft 20 via a rolling bearing 18 so that the rotational center is positioned on the rotary axis of the base 15.例文帳に追加

そして、筒状ベース１７の円弧状レール２５ａの円弧中心を通る直径方向に軸２０を設け、ベース１５の回転軸上に回転中心が位置するようにその軸２０に転がり軸受１８を介し第２の節２２を接続した。 - 特許庁

To allow each device to compose a system efficiently and automatically according to designation even if a user is allowed to optionally designate a master node, and to perform data communications between already connected devices even if no master nodes have been designated.例文帳に追加

マスタノードをユーザが任意に指定できるようにする場合でも、その指定に応じて各装置が効率よく自動的にシステムを構成できるようにすると共に、マスタノードの指定がない場合でも、既に接続されている装置間でのデータ通信ができるようにする。 - 特許庁

Then, on the basis of the result of the comparison by the comparator 10a, either a switch SW5 or a switch SW7 is turned on, and thereby either a charging circuit with a constant current source 15 or a discharging circuit with a constant current source 16 is connected to a node N12.例文帳に追加

そして、コンパレータ１０ａによる比較の結果に基づいてスイッチＳＷ５，ＳＷ７の一方がオンされることにより、定電流源１５を有する充電回路及び定電流源１６を有する放電回路の一方がノードＮ１２に接続される。 - 特許庁

The distance between the drain contact and the gate electrode of each of terminating transistors (11a, 11b, 15a, 15b) that respectively couple terminating resisters (13, 14) connected to an output terminal to power source nodes is made shorter than those of output transistors (2a, 2b, 4a, 4b) that respectively drive the output node in accordance with internal signals.例文帳に追加

出力端子に接続される終端抵抗（１３，１４）を電源ノードに結合する終端トランジスタ（１１ａ，１１ｂ，１５ａ，１５ｂ）のドレインコンタクトとゲート電極間の距離を、出力ノードを内部信号に従って駆動する出力トランジスタ（２ａ，２ｂ，４ａ，４ｂ）のそれよりも短くする。 - 特許庁

Then, when arrangement of protection links in each of the spare topology information groups is considered, link groups to be connected to the high load node are arranged so as to be equal as much as possible between initial information groups of N pieces of spare topology information by referring to topology information.例文帳に追加

そして、予備トポロジ情報群それぞれにおけるプロテクトリンクの配置を考えるとき、トポロジ情報を参照して、高負荷ノードに接続するリンク群を、Ｎ個の予備トポロジ情報の初期情報群の間で、できるだけ均等になるよう配置する。 - 特許庁

In a telephone system in which a plurality of nodes, each of which includes the media server and an IP exchange, are connected with each other through a dedicated line network 100 that is a communication network, an exchange apparatus includes a means for obtaining a remaining resource amount of the media server in the node.例文帳に追加

メディアサーバおよびＩＰ交換機をそれぞれ備える複数のノードを通信網としての専用線ネットワーク１００を介して相互接続した電話システムにおいて、交換装置に、自ノードにおけるメディアサーバのリソースの残量を把握する把握手段を備える。 - 特許庁

A road in the institution is an approach road; a general road outside the institution is a leaving road; a node where both roads are connected is a guide point at an institution outlet; and then a direction or the azimuth of the guide point at the institution outlet to the movement direction of own vehicle is guided.例文帳に追加

施設内の道路を進入道路とし、施設外の一般道路を退出道路とし、双方の道路が接続関係にあるノードを施設出口案内ポイントとし、自車の進行方向に対する施設出口案内ポイントの方向、若しくは方位を案内する。 - 特許庁

A correction capacitor 14 whose static capacitance is C/2^x (wherein x is 2 or 3) is connected via a switch 15 between an internal node N and a line of a reference voltage VL, and charged up to a voltage VL-VT (wherein VT is a threshold voltage of an inverter 21) in a hold operation state.例文帳に追加

内部ノードＮとゼロスケール基準電圧ＶＬの間に、スイッチ１５を介して静電容量がＣ／２^ｘ（但し、ｘは２または３）の補正キャパシタ１４を接続し、ホールド動作時にＶＬ−ＶＴ（但し、ＶＴはインバータ２１の閾値電圧）に充電する。 - 特許庁

To provide a wavelength multiplex transmission system, in which a plurality of node devices are connected by means of an optical fiber, and which identifies a reflection point (a fault place) without use of expensive OTDR equipment and by measuring a reflection level in a state keeping connection with a transmission path fiber.例文帳に追加

複数のノード装置が光ファイバにより接続された波長多重伝送システムにおいて、高価なＯＴＤＲ装置を用いずに、また、伝送路ファイバを接続したままの状態で反射レベルを測定することにより、反射点（障害箇所）を特定する。 - 特許庁

In the stabilization circuit, characteristic impedance of a transmission line of an open stab T_11 and open stab T_22 connected to the first node 5 of a high frequency circuit is Z_1, Z_2, respectively and phase constants in the operation frequency (f) of the high frequency circuit are β_1 and β_2.例文帳に追加

高周波回路の第１のノード５に接続された開放スタブＴ_１１、開放スタブＴ_２２の伝送線路の特性インピーダンスはそれぞれＺ_１、Ｚ_２であり、高周波回路の動作周波数ｆにおける位相定数はそれぞれβ_１とβ_２である。 - 特許庁

When an IP address Ag decimally expressed for the unit of 8 bits and a number Ss of subnetworks connected to an object node are inputted to an input means 1, the IP address Ag is converted to 32 bit binary data Ab by a bit image converting means 2.例文帳に追加

８ビット単位に１０進数表現したＩＰアドレスＡｇと対象ノードに接続されたサブネットワークの数Ｓｓとを入力手段１に入力すると、ＩＰアドレスＡｇが、ビットイメージ変換手段２によって３２ビットのバイナリデータＡｂに変換される。 - 特許庁

A time monitor means 25 monitors the time resulting from multiplying the time Tc by a maximum node number possibly connected and adding a time Td required for transmission of the self-connection signal to the product so as to recognize the end of transmission of the self-connection signal by all data transmitter-receiver sets.例文帳に追加

接続可能性のある最大ノード番号にＴｃを掛け、自己接続信号の送信に必要な時間Ｔｄを加えた時間を時間監視手段25で監視し、全てのデータ送受信装置が自己接続信号を送信終了したことを知る。 - 特許庁

To provide a gate driving circuit that remarkably reduces gate driving signal distortion by reducing a leakage current when a node connected to a gate electrode of a driving transistor that drives an output signal is in the state of high impedance, and a display device using the gate driving circuit.例文帳に追加

出力信号を駆動する駆動トランジスタのゲート電極に連結されたノードがハイインピーダンス状態である時、漏れ電流を減少させてゲート駆動信号の歪曲を顕著に減少させるゲート駆動回路及びそれを利用した表示装置を提供する。 - 特許庁

The oscillation circuit includes a buffer circuit BF for oscillation of a vibrator XTAL, and a variable capacitance circuit CX1(CX2) connected to a first connection node being one side of an input side or an output side of the buffer circuit BF to set a capacity value to a variable state.例文帳に追加

発振回路は、振動子ＸＴＡＬの発振用のバッファー回路ＢＦと、バッファー回路ＢＦの入力側又は出力側の一方側である第１の接続ノードに接続され、容量値が可変に設定される可変容量回路ＣＸ１（ＣＸ２）を含む。 - 特許庁

To provide a CPU unit reducing the possibility of erroneously rewriting of data when receiving a write system message from other node connected to a network, and preferably being capable of specifying the cause later even though the data have been rewritten.例文帳に追加

ネットワークに接続された他のノードから書き込み系のメッセージを受けた場合に、データが誤って書き換えられる可能性を低減し、また、好ましくは、仮に書き替えられてしまった場合でも、後でその原因を特定することのできるＣＰＵユニットを提供するこ - 特許庁

An N channel junction type FET (Field-Effect Transistor) 133 is disposed between a power supply input terminal 111 and a sensor output terminal 113, and a gate of the N channel junction type FET 133 is connected to the node between of a bias resistor R_5 and a second ground terminal 112.例文帳に追加

電源入力端子１１１とセンサ出力端子１１３との間にＮチャンネル接合形ＦＥＴ１３３が設けられ、バイアス抵抗Ｒ_５と第２接地端子１１２との接続点にＮチャンネル接合形ＦＥＴ１３３のゲートが接続される。 - 特許庁

A display control means 112 generates icons showing virtual folders corresponding to each node of the tree structure data, and generates a sorting figure in which the icons are connected according to the parentage of the nodes in the tree structure data, and display it on the screen of a display device 103.例文帳に追加

表示制御手段１１２は、木構造データの各ノードに対応する仮想的なフォルダを表すアイコンを生成し、このアイコンを木構造データにおけるノードの親子関係に従ってつなげた分類図を作成し、表示装置１０３の画面に表示する。 - 特許庁

The ONU100 is provided with: an electro-optical conversion part 110 having an optical input/output terminal to be connected with a center side optical fiber 40; an ONU function part 120; a serial/parallel conversion part 130; and an interface module 140 for connecting an external node.例文帳に追加

ＯＮＵ１００は、センタ側の光ファイバ４０と接続するための光入出力端を有する電気／光変換部１１０と、ＯＮＵ機能部１２０と、シリアル／パラレル変換部１３０と、外部ノードを接続するためのインタフェースモジュール１４０とを備えている。 - 特許庁

Then, in the sense node N1, an inverse conductive channel type second transistor T2 (p-channel MOS transistor) is connected between the first transistor T1 and a high-potential power source Vdd1, and the second transistor T2 is on/off-controlled by a reset signal Φr1.例文帳に追加

そして、センスノードＮ１には第１トランジスタＴ１と高電位電源Ｖｄｄ１との間に逆導電チャネル型の第２トランジスタＴ２（Ｐチャネル型ＭＯＳトランジスタ）を接続し、その第２トランジスタＴ２をリセット信号Φｒ１によりオン・オフ制御するようにした。 - 特許庁

When a signal cable is newly connected between communication nodes 0 and 1, the information of a port, with which the connection is detected, such as a loop test signal LT having the information of a transfer rate between ports, for example, is transmitted from the communication node 0, with which this signal cable connection is detected.例文帳に追加

通信ノード０、１間で新たに信号ケーブルが接続された場合、この信号ケーブル接続を検知した通信ノード０から、接続を検知したポートの情報、例えばポート間の転送速度情報を持ったループテスト信号ＬＴを送信する。 - 特許庁

The connection nodes and a local flow-path network comprising branches connected to the connection nodes (for connecting a plurality of 'volume nodes' and called 'multi-node junctions') are replaced by an equivalent flow-path between volume nodes (hereafter 'an intra-volume nodes equivalent flow-path').例文帳に追加

接続ノードと、接続ノードに接続するブランチから構成される局所的な流路網（複数の「ボリュームノード」を接続するものであり、「マルチノードジャンクション」と呼ばれる）が、ボリュームノード間の等価的な流路（以下、「ボリュームノード間等価流路」という）に置き換えられる。 - 特許庁

The power generation circuit includes the charge pump circuit; an output circuit including an output transistor QOUT connected between a node NA and an output terminal OUT of the charge pump circuit; and an output control circuit for controlling the output transistor QOUT.例文帳に追加

電圧発生回路は、チャージポンプ回路と、当該チャージポンプ回路のノードＮＡと出力端子ＯＵＴとの間に接続した出力トランジスタＱＯＵＴを含む出力回路と、当該出力トランジスタＱＯＵＴを制御する出力制御回路とを備える。 - 特許庁

The network management method collects the protocols of first and second nodes connected to the network, generates an operation confirmation request with respect to respective protocols from the collected protocols, and transmits the generated operation confirmation request to the respective node to confirm the operating states of the respective nodes.例文帳に追加

ネットワークに接続された第１、第２のノードのプロトコルを収集し、収集されたプロトコルからそれぞれのプロトコルに対する動作確認要求を生成し、生成された動作確認要求をそれぞれのノードに送り、それぞれのノードの動作状態を確認する。 - 特許庁

A voltage division node of a capacitance division circuit (CDC1) and a capacitance electrode of a touch sensor (8) are connected to an external input terminal (PG2) of a microcomputer (1) having a central processing unit (21), an analog-digital converting circuit (21), and an input buffer (101).例文帳に追加

中央処理装置(２１)、アナログ・ディジタル変換回路(２１)、及び入力バッファ（１０１）を有するマイクロコンピュータ（１）の外部入力端子（ＰＧ２）に、容量分割回路（ＣＤＣ１）の分圧ノードを接続すると共に、タッチセンサ（８）の容量電極を接続する。 - 特許庁

A bit transition point extraction circuit device includes: a predetermined current-source transistor; a transistor pair biased to the current-source transistor and connected with a source with a differential non-zero recovery input signal applied thereto from the outside; a capacitor connected to the transistor pair and the current-source transistor to set the voltage of an output node of the current-source transistor constant.例文帳に追加

本発明のビット遷移点抽出回路装置は、所定の電流源トランジスタと、前記電流源トランジスタにバイアスされ、外部から差動非ゼロ復帰入力信号が印加されるソースが接続されたトランジスタ対と、前記電流源トランジスタの出力ノードの電圧が一定になるように前記トランジスタ対および前記電流源トランジスタに接続されたキャパシタとを含む。 - 特許庁

In an output buffer circuit provided with a tolerant circuit the tolerant circuit is connected between an output PMOS transistor (TR) for an output buffer cell and a signal output node PI to be applied to the PMOS TR 52, a pull-up resistor 60 is connected to the gate of the PMOS TR 52 and the PMOS TR 52 is turned off at the time of terminal floating.例文帳に追加

トレラント回路を備えた出力バッファ回路において、出力用バッファセルの出力用ＰＭＯＳトランジスタ５２とこの出力用ＰＭＯＳトランジスタに与える信号出力ノードＰＩとの間に、トレラント回路が設けられるとともに、前記出力用ＰＭＯＳトランジスタ５２のゲートにプルアップ抵抗６０を接続し、端子フローティング時に前記出力用ＰＭＯＳトランジスタ５２をオフする。 - 特許庁

The first ring oscillator 11 includes a switching circuit 110 that switches a first connection status where a predetermined node of the second ring oscillator and that of the first ring oscillator are connected after disconnecting a ring connection of the first ring oscillator and a second connection status where the first ring oscillator is ring-connected after disconnecting the connection of the first ring oscillator and the second ring oscillator.例文帳に追加

第１のリングオシレータ（１１）は、第１のリングオシレータのリング接続を切断して第２のリングオシレータの所定のノードと第１のリングオシレータの所定のノードとが接続される第１の接続状態と、第１のリングオシレータと第２のリングオシレータとの接続を切断して第１のリングオシレータがリング接続される第２の接続状態とを切り替えるスイッチ回路（１１０）を有する。 - 特許庁