「data-bit」に関連した英語例文の一覧と使い方(45ページ目) - Weblio英語例文検索

In a conversion coding section 262, an irreversible wavelet transform section 278-2 applies irreversible wavelet transform to 8-bit image data, and a reversible wavelet transform section 278-1 applies reversible wavelet transform to 3-bit tag data.例文帳に追加

変換符号化部２６２は、非可逆ウェーブレット変換部２７８−２により８ビットの画像データを非可逆ウェーブレット変換し、可逆ウェーブレット変換部２７８−１により３ビットのタグデータを可逆ウェーブレット変換する。 - 特許庁

The image forming apparatus has an input section for inputting data of n-bit gradation, and a dot forming means for forming dots on a plurality of lines so as to correspond to n-bit gradation data inputted from the input section.例文帳に追加

ｎビットの階調データを入力する入力部と、該入力部において入力されたｎビットの階調データに対応させて複数のライン上にドットを形成するドット形成手段とを有する。 - 特許庁

A column decoder 20 simultaneously selects a bit line BLtj to which a memory cell Mtj in which the positive data is written is connected and a bit line BLrj to which a memory cell MTj in which the reverse data is written is connected.例文帳に追加

カラムデコーダ２０は、正データが書き込まれたメモリセルＭｔｊが接続されたビット線ＢＬｔｊとその反転データが書き込まれたメモリセルＭｔｊが接続されたビット線ＢＬｒｊとを同時に選択する。 - 特許庁

The step use D/A converter 1 and the offset use D/A converter 2 respectively converts the A bit data and the B bit data into analog signals, superimpose both the analog signals and give them to an A/D converter 3 to be measured.例文帳に追加

ステップ用D−A変換器１とオフセット用D−A変換器２は、各々Ａビット、及びＢビットのデータをアナログ信号に変換し、両者のアナログ信号を重畳して被測定Ａ−Ｄ変換器３へ印加する。 - 特許庁

A memory circuit 20 includes a storage area of the (m×n) bits, receives m number of pieces of decode data D_DEC1-m, and writes 1 in the bit of the storage area which corresponds to the bit where each 1 of the decode data is stored in.例文帳に追加

メモリ回路２０は、（ｍ×ｎ）ビットの記憶領域を含み、ｍ個のデコードデータＤ_ＤＥＣ１〜ｍを受け、各デコードデータの１が格納されているビットに対応する記憶領域のビットに１を書き込む。 - 特許庁

For example, in a semiconductor device with a complementary memory, a parity bit is created with respect to positive polarity (Posi) data of (N+1) bits and a parity bit is created with respect to negative polarity (Nega) data of (N+1) bits during writing.例文帳に追加

例えば、相補メモリを備えた半導体装置において、書き込み時に、（Ｎ＋１）ビットの正極（Ｐｏｓｉ）データに対してパリティービットを生成し、（Ｎ＋１）ビットの負極（Ｎｅｇａ）データに対してパリティービットを生成する。 - 特許庁

To improve compression ratio, in the case of predictive-coding of multi-channel voice signals, considering the fact that higher order bit data of the multi-channel voice signals each are closely correlated with each other while lower order bit data are not correlated.例文帳に追加

複数チャネルの音声信号の各チャネルの上位ビットデータ間には相関が強く、下位ビットデータ間には相関がないことに鑑みて、複数チャネルの音声信号を予測符号化する場合に圧縮率を改善する。 - 特許庁

A generator 60 sequentially inputs bit data of the number of sequences specified based on an encoding ratio and bit data convolutionally encoded by a generator matrix specified according to a constraint length and an encoding ratio.例文帳に追加

生成部６０は、拘束長および符号化率に応じて規定された生成行列によって畳み込み符号化されたビットデータであって、かつ符号化率をもとに規定される系列数のビットデータを順次入力する。 - 特許庁

When the storable capacity of a memory for storing the object information corresponding to a plotting object reaches a prescribed amounts or less, the object information is developed to bit map image data, and the bit map image data are compressed (S1052).例文帳に追加

描画オブジェクトに対応するオブジェクト情報を記憶するメモリの記憶可能な容量が所定量以下になると、オブジェクト情報をビットマップイメージデータに展開し、そのビットマップイメージデータを圧縮する（Ｓ１０５２）。 - 特許庁

To provide a data recorder by which not only high bit rate recording permitting to reproduce high quality audio but also low bit rate recording usable in a transmission path of a low data transmission rate can be performed at the same time.例文帳に追加

高音質のオーディオを再生することが可能な高ビットレートでの記録を行いながら、さらに、低いデータ伝送速度の伝送経路でも使用できる低ビットレートの記録を同時に行えるデータ記録装置を得る。 - 特許庁

A 1st bit of the serial data is outputted to an output 'Q' of a flip-flop 24 and a 2nd bit of the serial data is outputted to an output 'Q' of the flip-flop 24 in clock timing of the dynamic clock S21 received by the flip-flop 24.例文帳に追加

フリップフロップ２４に入力される動作クロックＳ２１のクロックタイミングでフリップフロップ２４の出力「Ｑ」にシリアルデータの１ビット目、フリップフロップ２４の出力「Ｑ」にシリアルデータの２ビット目が出力される。 - 特許庁

The system is equipped with a means capable of editing the bit map data with dots of the size before enlargement display at a request from an input device after the bit map data are enlarged and displayed on a display.例文帳に追加

ビットマップデータを表示装置に拡大表示した後に、入力装置からの要求に従い、前記ビットマップデータを拡大表示前と同じ大きさのドットで編集できる手段を備えたことを特徴とする。 - 特許庁

One kind of image data consisting of plural objects, which are the data to be ED-processed, is developed to an ED bit map (S105) and bit map development is executed in a pattern plane corresponding to each object attribute and its superimposing state (S108).例文帳に追加

複数のオブジェクトからなる画像データのうち、ＥＤ処理対象となるものをＥＤ用ビットマップに展開し(S105)、各オブジェクト属性及びその重なり状況に応じたパターンプレーンにビットマップ展開する(S108)。 - 特許庁

To improve compressibility, when a multichannel voice signal is predictively encoded, taking into consideration the fact that higher-order bit data for respective channels of a multichannel voice signal has high correlation and lower-order bit data do not have correlation.例文帳に追加

複数チャネルの音声信号の各チャネルの上位ビットデータ間には相関が強く、下位ビットデータ間には相関がないことに鑑みて、複数チャネルの音声信号を予測符号化する場合に圧縮率を改善する。 - 特許庁

When the number of the transmissions of the AAL1 cell which complemented all the payloads with the fill bit is odd, the data bit of the AAL2 cell data at a receiving time is shifted relatively by 4Bits in a range of 1oct as compared with the time of the transmission.例文帳に追加

そのペイロード全部をフィルビットで補完したＡＡＬ１セルの送信数が奇数であった場合、送信時に比べて受信時のＡＡＬ２セルデータのデータビットが１ｏｃｔの範囲で相対的に４Ｂｉｔシフトする。 - 特許庁

Then, of the activated memory areas MA0 and MA6, in the far memory area MA0, 19-bit data of original 32-bit data inputted to an input/output circuit 19 are directly stored.例文帳に追加

そして、活性化されたメモリ領域ＭＡ０，ＭＡ６のうち、遠い方のメモリ領域ＭＡ０に対しては、入出力回路１９に入力された３２ビット分の元データのうちの１９ビット分のデータをそのまま格納させる。 - 特許庁

In a sample of a figure 3, since the K/L (%) satisfies the described condition at 52.6%, the input data previously converted to the trapezoid form is analyzed by a drawing circuit, and stored in a bit-up memory as a bit-up data.例文帳に追加

図３の例では、Ｋ／Ｌ（％）は、５２．６％で上記条件を満たすため、予めトラペゾイド形式に変換された入力データを描画回路で解析して、ビットマップデータとして、ビットマップメモリへ蓄積される。 - 特許庁

These parallel computers are constituted of a quadrature shift register 6 and a memory 3, data is transferred to the quadrature shift register 6 with P bit width by an M step, the data is transferred (inputted/outputted) to the memory 3 with M bit width by a P step.例文帳に追加

直交シフトレジスタ６と、メモリ３とからなり、直交シフトレジスタ６にデータがＰビット幅でＭステップにより転送され、メモリ３にそのデータがＭビット幅でＰステップにより転送（入出力）される。 - 特許庁

A formatting device 4 assigns the PCM data to N channels and the one-bit stream data to M channels (N, M are each any one of 2 channels to 6 channels) with nubers N, M of radio stream channels in accordance with the sampling frequencies fs and the quantization bit numbers.例文帳に追加

フォーマット化器４はサンプリング周波数ｆｓ及び量子化ビット数に応じたオーディオストリームチャネル数Ｎ、Ｍで、ＰＣＭデータをＮチャネルに、１ビットストリームデータをＭチャネル（Ｎ、Ｍは２〜６チャネルの何れか）に割り当てる。 - 特許庁

The data is basically compressed by a bit map system, in which one bit map compressed data contains more figures and presence/absence of a figure is not used as layout information, but rather the kinds of repeated figures are used.例文帳に追加

ビットマップ方式でデータ圧縮を行うことを基本としており、一つのビットマップ圧縮データの中により多くの形状を含め、配置情報として図形の有り無しではなく、繰り返し図形の種類を使用している。 - 特許庁

To improve accuracy of bit line reference voltage to read and write data in a memory capacitor MC in a memory in which a differential sense amplifier SA is connected to a pair of bit lines, for example, a ferroelectric memory to read and write data in a memory capacitor MC.例文帳に追加

メモリキャパシタＭＣにおけるデータの読み書きのため、差動型センスアンプＳＡがビット線対と接続されているメモリたとえば強誘電体メモリにおいて、ビット線参照電圧の精度を高める。 - 特許庁

A table storage part 155 stores an error rate table, in which the received bit string is made to correspond to an error rate that post data which are the data of one or more bits received later of the received bit string, is in error.例文帳に追加

テーブル記憶部１５５は、受信ビット列と、その受信ビット列のうちの後に受信された１ビット以上のデータである後データが誤っている誤り率とを対応付けた誤り率テーブルを記憶している。 - 特許庁

An address storage part 140 stores a threshold value memory address for dividing the memory cell array 110 into a first block for storing one bit data for each memory cell and a second block for storing one bit data for each pair of memory cell.例文帳に追加

アドレス記憶部１４０は、メモリセル毎に１ビットデータを記憶させる第１ブロックと、メモリセル対毎に１ビットデータを記憶させる第２ブロックとにメモリセルアレイ１１０を分けるための閾値メモリアドレスを記憶する。 - 特許庁

The first digital interface transmits a digital imaging signal by means of serial data comprising a start bit, data related to an imaging signal, and a stop bit in this order, and the second digital interface transmits a basic clock signal.例文帳に追加

第１のディジタルインターフェースでは、ディジタル撮像信号を、スタートビット、撮像信号に係るデータ、ストップビットの順で構成されるシリアルデータで伝送し、第２のディジタルインターフェースでは、基本クロック信号を伝送している。 - 特許庁

The sense amplifier 400 includes; a pair of input bit lines 411 and 412; a pair of output data lines 421 and 422; a pair of bit line transistors 461 and 462; and a pair of data line pulldown transistors 441 and 442.例文帳に追加

センス増幅器４００は、一対の入力ビットライン４１１、４１２と、一対の出力データライン４２１、４２２と、一対のビットライントランジスタ４６１、４６２と、一対のデータラインプルダウントランジスタ４４１、４４２とを含む。 - 特許庁

Furthermore, an FCC check block 340 operates the FCC check of the cache data, and turns on the "FCC check bit" and "FCC error bit" of "data transfer end notification" in response to the whether or not check has been finished and the check result.例文帳に追加

さらに、ＦＣＣチェックブロック３４０は、キャッシュデータのＦＣＣチェックを行い、チェック完了か否かおよびチェック結果に応じて、「データ転送終了通知」の「ＦＣＣチェックビット」および「ＦＣＣエラービット」をオンにする。 - 特許庁

The controller 5 controls the multiplexer 9 so that the data is multiplexed at a ratio corresponding to the bit rate using encoding bit rate information of encoding data from the first accumulation memory 4 and the video encoder 3.例文帳に追加

このとき、制御器５は、第１の蓄積メモリ４とビデオ符号化器３からの符号化データに対する符号化ビットレート情報から、ビットレートに応じた比率で多重化するように多重化器９を制御する。 - 特許庁

In a clock regeneration method for regenerating clock signal of a receiver based on bit rate of a received data, a control value is generated based on bit rate of the received data, and a clock signal is outputted based on the control value.例文帳に追加

受信データのビットレートに基づき受信装置のクロック信号を再生するクロック再生方法において、受信データのビットレートに基づき制御値を作成し、制御値に基づきクロック信号を出力する。 - 特許庁

Further, when the mother sheet 4M is shifted along the X-arrow and anti-X-arrow direction, the bit map data of [0] (L level) is inserted into the bit map data in each non-drawing region Qb1-Qb9 according to each shift amount.例文帳に追加

また、Ｘ矢印方向及び反Ｘ矢印方向に沿ってずれた場合、各非描画領域Qb1〜Qb9のビットマップデータに、それぞれそのずれ量に従って「０」（Ｌレベル）のビットマップデータを挿入するようにした。 - 特許庁

A PCM data stream rearrangement control section 3 groups the PCM data stream into a high-order group and a low- order group by using a quantization bit digit number for a minimum unit and stores them in bit stream rearrangement memory 4.例文帳に追加

ＰＣＭデータ列並び替え制御部３は、量子化ビット桁数を最小単位として上位グループと下位グループとに分けてこのＰＣＭデータ列をグループ化し、ビット列並び替え用メモリ４に格納する。 - 特許庁

The reception terminal judges whether or not the polarity bit of each PCM code of the received PCM code stream is "1", counts the number of consecutive PCM codes whose polarity bit is "1", and when the count reaches a prescribed number or over, the reception terminal reconfigures 7-bit data other than the polarity bit of each PCM code in the succeedingly received PCM code stream for received data.例文帳に追加

受信端末は、受信したＰＣＭ符号ストリームの各ＰＣＭ符号の極性ビットが“１”であるか否かを判定し、“１”である連続したＰＣＭ符号の数をカウントし、カウント値が所定数以上になると、続いて受信するＰＣＭ符号ストリームの各ＰＣＭ符号における極性ビット以外の７ビットを受信データとして再構成する。 - 特許庁

A first encoding table in which 2^m code words selected from 2^n of n bit code words are associated with 2^m of m bit data words, and a second encoding table in which 2^m of code words not duplicated with code words in the first encoding table in the 2^n of n bit code words are associated with 2^m of m bit data words are prepared.例文帳に追加

２^m個のｍビットデータ語に対し、２^n個のｎビット符号語から選出した２^m個の符号語を対応づけた第１の符号化テーブルと、２^m個のｍビットデータ語に対し２^n個のｎビット符号語のうち上記第１の符号化テーブル内の符号語と重複しない２^m個の符号語を対応づけた第２の符号化テーブルとを用意する。 - 特許庁

Further, the controller part 9 comprises: a bit rate controller part 91 for controlling a bit rate in encoding of the encoder part 3 in any one of two or more recording modes with different bit rates; a bit rate changeover controller part 92 which selects this video recording mode and controls timing to change it over; and a data table 93 for recording a control data of the video recording mode.例文帳に追加

また、制御部９は、符号化部３の符号化の際のビットレートを、ビットレートが異なる複数の録画モードのうちのいずれかで制御するビットレート制御部９１と、この録画モードを選択し、切り替えるタイミングを制御するビットレート切替制御部９２と、録画モードの制御データを記録するデータテーブル９３を備える。 - 特許庁

In the multi-channel data transmitter/receiver to perform data transmission by selecting the usable channel among the multi-channels belonging to the prescribed frequency band, the selection of the usable channel is performed by using the channel bit formed by adding the minimum channel bit in the frequency band to a current offset channel bit from the minimum selectable channel bit.例文帳に追加

規定された周波数帯域に属する多チャネルの中の使用可能なチャネルを選択してデータ伝送を行う多チャネルデータ送受信機であって、使用可能なチャネルの選択は、周波数帯域内の最小チャネルビットと選択可能な最小チャネルビットからのカレントオフセットチャネルビットとを加算して形成したチャネルビットを用いて行われる。 - 特許庁

A controller 5 controls the encoding rate of a video encoder 3 using a bit rate obtained by subtracting the total of the encoding bit rates of encoding data A and B in buffer memories 7 and 8 from a multiplex output bit rate as an upper limit.例文帳に追加

制御器５は、重化出力ビットレートからバッファメモリ７、８からの符号化データＡ、Ｂの両符号化ビットレートの合計値を差し引いたビットレートを上限として符号化するようにビデオ符号化器３の符号化レートを制御する。 - 特許庁

Radiation image information depending upon radiation intensity is stored as 9-bit processing data B with a flag bit D8 added thereto in an image memory 72 through a CCD line sensor 40, an A/D converter 70 and a bit addition circuit 71.例文帳に追加

放射線の強度に依存する放射線画像情報は、ＣＣＤラインセンサ４０、Ａ／Ｄ変換器７０、ビット付加回路７１を経て、フラグビットＤ８が付加された９ビットの処理データＢとして画像メモリ７２に格納される。 - 特許庁

A data is inputted bit by bit in order from an image memory 1 which inputs a one-line image, to a 6-bit shift register 2, and a thinning point computing section 3 computes a thinning point according to shifting of the shift register 2.例文帳に追加

１ラインの画像を入力する画像メモリ１と画像メモリ１より順番に１ｂｉｔずつ６ｂｉｔシフトレジスタ２へ入力が行われ、このシフトレジスタ２のシフトに合わせて間引きポイント演算部３が間引きポイントの演算をする。 - 特許庁

To execute recording even when the bit rate of the data recorded on a recording medium or to be recorded thereto is high in comparison with the bit rate for reading from the storage medium or the bit rate for recording on the storage medium.例文帳に追加

記録媒体からの読み出しまたは記録媒体への記録のビットレートに対して、記録媒体に記録されている、または記録しようとするデータのビットレートが高い場合であっても、アフレコの処理を実行することができるようにする。 - 特許庁

Then, a code string rearranging part 109 distributes each bit of variable length coded data to a plurality of bit planes composed of bits of the same digit of each coefficient, and a code outputting part 110 hierarchically and successively outputs each bit plane.例文帳に追加

そして、符号列並び換え部１０９は、可変長符号化データの各ビットを、各係数の同じ桁のビットから構成される複数のビットプレーンに分配し、符号出力部１１０は各ビットプレーンを階層的に順次出力する。 - 特許庁

When inputs D1, D2 are inputted to a digital comparator 1 in parallel, one-bit comparison flags E1, E2, F1, F2 corresponding to whether all the inputted bit data are the same are outputted from one-bit comparators 11, 12.例文帳に追加

デジタル比較器１では、入力Ｄ１，Ｄ２が並列に入力されると、１ビット比較器１１，１２によって、入力されたビットデータがすべて同一であるか否かに応じた１ビット比較フラグＥ１，Ｅ２，Ｆ１，Ｆ２が出力される。 - 特許庁

The symbol of the retransmitted data packet is modulated by using a prescribed signal constellation, and each symbol bit has average bit reliability defined by each of bit reliability with respect to all the symbols of the prescribed signal constellation.例文帳に追加

前記再送したデータパケットのシンボルは、所定の信号コンステレーションを用いて変調し、各シンボルビットは、前記所定の信号コンステレーションの全シンボルに対する個々のビット信頼性によって定義された平均ビット信頼性を有する。 - 特許庁

The symbols of the retransmitted data packets are modulated by employing a predetermined signal constellation and each symbol bit has a mean bit reliability which is defined by each bit reliability of the predetermined signal constellation to all the symbols.例文帳に追加

前記再送したデータパケットのシンボルは、所定の信号コンステレーションを用いて変調し、各シンボルビットは、前記所定の信号コンステレーションの全シンボルに対する個々のビット信頼性によって定義された平均ビット信頼性を有する。 - 特許庁

A parallel conversion section 2 applies parallel conversion to an input serial bit stream subjected to oversampling by an oversampling section 1, a data division section 3 divides the bit stream into groups corresponding to the number of oversampling times, and a word searching section 4 searches a reference word of the divided bit stream.例文帳に追加

オーバーサンプリング部１でオーバーサンプリングした入力シリアルビット列をパラレル変換し、データ分割部３でオーバーサンプリングの回数のグループに分割し、分割したビット列に対してワード検索部４で基準ワードの検索を行う。 - 特許庁

A bit-shift-add- reducing part 10 transacts several kinds of bit-shift to an output data of the bit-shift-reducing part, and processes so that an input signal is changed to be an output of (2p-1)/2p-2p-(2p-1-1)/2p by adding each of the outputs.例文帳に追加

ビットシフト加算減衰部１０はビットシフト減衰部２の出力データに対して数種類のビットシフトを行い、それぞれの出力を加算することにより入力信号を(2^p-1)/2^p〜2^p-(2^p-1-1)/2^pの出力となる処理をする。 - 特許庁

The semiconductor memory device includes a plurality of memory cells connected to a bit line; and a sense amplifier operative to sense the magnitude of cell current flowing via the bit line in a selected memory cell connected to the bit line to determine the value of data stored in the memory cell.例文帳に追加

ビット線につながる複数のメモリセルと、ビット線に接続されて選択されたメモリセルにビット線を介して流れるセル電流の大小を検知することによりメモリセルに記憶されたデータの値を判定するセンスアンプとを有する。 - 特許庁